JPH02216576A - マルチプロセッサ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチプロセッサ制御方式に関する。

〔従来の技術〕

従来、オンラインリアルタイムシステムにおいては、入
出力端末装置は特定のプロセッサにくくり付けとなって
おシ、各プロセッサと端末との間の通信は、端末装置が
〈＜シ付けられたプロセッサを通して行われていた。を
九、複数のプロセッサの中にはマスタプロセッサがあシ
、このマスタプロセッサがシステム全体の障害処理を含
む統括制御を行っていた。このため、各プロセッサに搭
載されるプログラムは、マスタプロセッサ、端末直結の
プロセッサ、他のプロセッサによってそれぞれ異なるプ
ログラムとなっている。

〔発明が解決しようとする課題〕

上述した従来のマルチプロセッサ制御方式では、入出力
端末装置が特定のプロセッサに＜〈シ付けとなっている
ため、端末装置が＜＜フ付けとなっていないプロセッサ
が端末と通信するときは、端末装置が＜＜シ付けとなり
ているプロセッサを経由して通信が行われるので、端末
装置との通信がしＫ＜＜且つ通信を制御するプログラム
が複雑になるという欠点がある。

また、システムに存在するマスタプロセッサがッサが存
在するため、その障害処理プログ２ムが複雑になるとい
う欠点がある。

さらにマスタプロセッサ、端末がくくり付けられたプロ
セッサおよびその他のプロセッサでは搭載されるプログ
ラムが異なるため、搭載プログラムの初期ロードが簡単
でなく、プログラム初期ロード制御プログラムが複雑て
なるという欠点がある。

〔課題を解決するための手段〕

本発明のマルチプロセッサ制御方式は、複数個のプロセ
ッサのそれぞれに同一のプログラムを搭載し、前記各プ
ロセッサと端末装置との入出力制御は１つの端末に対し
１つの入出力ポートで前記各プロセッサが共通に行い、
前記入出力ポートの制御は前記端末の種別および通信態
様によって処理プロセッサ指定なしの入力情報奪取方式
、処理プロセッサ指定ありの入出力方式およびプロセッ
サによる入出力ポート占有奪取方式のうちのいずれかの
方式を用いて行うことを特徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。

まず、本発明の入出力ポート制御に用いられる３つの方
式について説明する。

第１の方式は、１回の入出力で処理が完結し、入力時忙
処理プロセッサの指定が不要な場合に用いる処理プロセ
ッサ指定なしの入力情報奪取方式である。このプロセッ
サ指定なしの入力情報奪取方式では、入力情報が入力ポ
ートに現われたとき、各プロセッサは先を争って入力情
報を取シ込み、一番早く入力情報取得に成功したプロセ
ッサがその入力情報を処理し、出力情報は出力ポートが
窒きであれば、各プロセッサが自由に使用する方法であ
る。

第２の方式は、複数回の入出力で処理が児結し、処理プ
ロセッサは同一の本の又は特に処理プロセッサを指定す
べき処理の場合に用いる処理プロセッサ指定ありの入出
力方式である。この処理プロセッサ指定あ）の入出力方
式では、入力情報について入力ポートには入力情報のみ
ではな（処理プロセッサ番号が付加されてお）、各プロ
セッサは入力ポートを監視して自分のプロセッサ番号が
指定され九ときのみ入力情報を入力ポートから取シ込み
、出力情報は出力ポートが空きであれば各プロセッサが
自分のプロセッサ番号を付加して出力情報を設定する方
法である。

第３の方式は、入出力情報が常に同一のプロセッサで処
理をした方がよい場合に用いるプロセッサによる入出力
ポート占有奪取方式である。このプロセッサによる入出
力ポート占有奪取方式では、システム運転開始時、各プ
ロセッサが入出力ポートの占有使用権の取得争奪を行い
、早老勝ちによシ入出力ポートの占有使用権を獲得した
プロセッサは自分が障害となって占有便用４１を放棄す
るまでその入出力ポートの使用を続け、獲得不成功のプ
ロセッサは占有使用権の放棄がないかの監視を続け、占
有使用権の放棄があった場合は直ちに占有使用権を取得
して入出力ポートの占有使用権が譲渡される方法である
。

次に１本発明の実施例について説明する。

第１図唸本発明のマルチプロセッサ制御方式の一実施例
を示すシステムブロック図、第２図社第１図における入
出力空間についての入出力ポートの詳細構成例を示す図
である。

第１図に示すように本実施例のマルチプロセッサシステ
ムは、複数個のプロセッサ（以下ＣＰＵ）２０．２１，
２２，２３と、共通メモリ（以下ＣＭ）４０と、入出力
空間（以下工０空間）４１とが共通バス（以下ＣＢ）Ｉ
ＯＫ接続され、ＩＯ空間４１には複数の入出力端末（以
下ｌ０）３０，３１．３２が接続されており、ＣＰＵ２
０．〜２３はそれぞれ同一プログラムを搭載している。

ＩＯ空間４１はｔａｚ図に示すように処理プロセッサ指
定なしの入力情報奪取方式の入出力ポート９０と、処理
プロセッサ指定ありの入出力方式の入出力ポート９１と
、プロセッサによる入出力ポート占有奪取方式の入出力
ポート９２とを備え、入出力ポート９０は入出力端末装
置の入力ポート５０．出力ポート５１を、入出力ポート
９１は入出力端末装置の入カポ−）６０．出力ポートロ
１を、入出力ポート９２は入出力端末装置の入力ポード
ア０．出カポードア１を有する。々お５５．７５は占有
使用権フラグ（以下ＦＬＧ）を示し、８０．８１はプロ
セッサ番号指定表示（以下ＰＮ）を示し、また１００は
入出力端末装置の入出力ポートを示す。

続いて本実施例の動作について第１図、第２図を用いて
説明する。

まずシステムへのプログラムロード動作について説明す
る。

よって独自にブートプログラムが走行を始める。

今例えば、ＣＰＵ２Ｇ内のブートプログラムは本体プロ
グラムをロードするためにまず入出力ポート９０のＦＬ
Ｇ５５をチエツクする。その結果、空きであればＦＬＧ
５５を使用中として入出力ポート９０の占有使用権を獲
得し、入出力ポート９０を占有使用して本体プログラム
のロード処理を実行する。またＦＬＧ５５が空きでなけ
れば、他のＣＰＵが既に本体プログラムのロード処理を
始めているため、処理中のＣＰＵのロード処理が終了す
るまで、ＦＬＧ５５を周期的にチエツクすることによシ
待合わせを行う。入出力ポート９０の占有使用権を獲得
できなかったすべてのＣＰＵはＦＬＧ５５をチエツクし
続ける。そして、次のロード処理はＦＬＧ５５が空きを
表示したことを一番早く見つけたＣＰＵが入出力ポート
９０１Ｃ対する占有使用権を獲得し、本体プログラムの
ロード処理を開始することとなる。このようＫして、各
ＣＰＵ２０　、２１　、２２　、２３に工０３０から本
体プログラムがロードされる。本体プログラムがＣＰＯ
２０Ｋロードされると、ＣＰＵ２０はロード直後から入
力情報待ちの空転を開始する。

ここで本体プログラムロード後の各ＣＰＵ２０゜２１．
２２．２３の入出力ポート１００に対する制御方法にり
いて説明する。空転を始めたＣＰＵ２０は入力情報を取
得するため、各ｌ０３０，３１．３２　Ｋ関する入出カ
ポ−）９０，９１．９２の周期的な監視を始める。

まず、入出カポ−）９０１Ｃついては、周期的にチエツ
クして本体プログラムのロード処理が行われていなけれ
ば、入力ポート５０に入力情報が来ているか否かをチエ
ツクし、入力情報が来ていれば直ちに取シ込んでその入
力情報を自分で処理する。入カポ−）５０１Ｃ到着する
入力情報は、各ＣＰＵが周期的に入力ポート５０をチエ
ツクするため、初めＫこの入力情報を見つけ九〇ＰＵＫ
より処理されることとなる。入力ポート５０から入力さ
れた情報に関する情報を出力する場合は、出力ポート５
１をチエツクして空きであれば出力ポート５１から情報
を出力する。出力ポート５１は空きであれば、任意のＣ
ＰＵが自由にこれを使用できる。また、この入出力ポー
ト９０は複数の送受される入出力情報がそれぞれ別のＣ
ＰＵで処理されても問題がない場合に使用される。

次に、入出カポ−）９１については、入力情報に対して
その入力情報を処理すべきＣＰＵ番号がは入力ポートロ
０を監視してＰＮ８０に自分のＣＰＮ番号が指定されて
いるかどうかをチエツクし、指定されていれば自分宛の
情報としてその入力情報を入力ポートロ０から読み取る
。この時、自分のＣＰＵはハードウェアのプロセッサ番
号表示を読み取ることによってＢ識することができる。

出力情報については、出力ポートロ１が空いていれば、
任意のＣＰＵは自分のＣＰＵ番号をＰＮ８１　Ｋ設定す
ることｋよりて出力ポートロ１を自由に使用することが
できる。この入出力ポート９１は送受される複数の入出
力情報が同一のＣＰＵで処理される必要がある場合に使
用される。

次に、入出力ポート９２については、空転開始直後ＧＣ
ＦＬＧ７５をチエツクし、空きであればＦＬＧ７５を使
用中として独占的に入出力ポート９２を使用することと
なる。占有使用権を取得できなかったＣＰＵは同様にＦ
ＬＧ７５を周期的にチエツクし、使用中であれば入出力
ポート９２を占有使用しているＣＰＵＫ対して占有使用
権の譲渡要求を行う。これに対して、占有使用中のＣＰ
Ｕが拒否応答を行ったときは次周期に再度要求を行うが
、拒否応答がないときは直ちに入出力ポート９２の占有
使用権を自分のものとすることができる。また、この後
、占有使用権を取得できなかった他のＣＰＵは繰返し占
有使用権の譲渡要求を行う。しかし、入出力ポート９２
の占有使用権を取得したＣＰＵは自分が障害となって走
行不能とならない限シは、−度取得した占有使用権を放
棄することはない。この入出力ポート９２は、入出力ポ
ート９２から送受されるすべての入出力情報が同一のＣ
ＰＵで処理した方がよい場合に使用される。

以上のように各ＣＰＵ２０．２１．！２．２３はすべて
同等の権利を持って独立に各入出力ポート９０゜９１．
９２にアクセスすることができ、他のＣＰＵからの指示
を受けることはない。また、入出力情報についての入出
力ポートの種別の設計は入出力情報の性質および端末の
種類によって決定される。

次に１障害が発生したときの入出力ポート１００の制御
動作について説明する。今例えば、ＣＰＵ２１が障害に
なりたとすれば、入出力制御は次のようになる。

することはできなくなるが、他の正常なＣＰＵがこの入
力情報を取得して処理をするため、障害ＣＰＵ２１の障
害切替１代替処理が行われたのと等価にな、ｊｊ）、Ｃ
ＰＵ２１が障害となることによる入出力ポート９０への
障害の影響はない。また、ＣＰＵ２１の障害が回復した
ときは、ＣＰＵ２１は再度入力ポート５００Å力情報獲
得競争に参加すればよい。これによりて、ＣＰＵ２１の
障害回復による入出力ポート９０に関する復帰処理が行
われたのと同等になる。

次に１人出力ポート９１については、入力情報がＣＰＵ
指定で障害ＣＰＵ２１を指定して来た場合、このＣＰＵ
２１を指定してきた入力情報は処理をすることができな
い。また、入力情報はＣＰＵ指定のため、代替ＣＰＵも
期待することはできない。

このため、障害ＣＰＵ２１を指定してきた入力情報のサ
ービスは中断されることとなる。

次に、入出力ポート９２については、入出力ポート９２
を占有使用していた障害ＣＰＵ２１は、他のＣＰＵから
の占有使用権の鎗渡要求に対して拒否応答をすることが
できないため、入出力ポート９２の占有使用権は他の正
常なＣＰＵに奪回されてしまうことになるが、これＫよ
って、入出力ポート９２０入出力情報は占有使用権を奪
回したＣＰＵが処理することとなシ、結果的には、障害
ＣＰＵ２１で障害処理プログラム走行することなく、入
出力ポート９２の占有使用権を奪回した正常ＣＰＵＫ自
動的に切り替えられ、障害発生によるＣＰＵの系構成が
自動的に変更されたこととなる。

まえ、障害ＣＰＵ２１の障害が回復したときは、ＣＰＵ
２１は入出力ポート９２を占有使用している正常ＣＰＵ
Ｋ対して入出力ポート９２の占有使用権の譲渡要求を開
始すればよい。これＫよって、ＣＰＵ２１の障害回復に
よる入出力ポート９２に関する復帰処理が行われたこと
Ｋなる。

〔発明の効果〕

以上説明したように本発明は、入出力端末装置が特定の
プロセッサＩｃ＜＜！り付けになっていないため、各プ
ロセッサは入出力端末へのアクセスを特定のプロセッサ
を経由して行う必要がなく、各プロセッサが直接各端末
にアクセスすることができるので、各プロセッサが入出
力を行うときの入出力制御プログラムが簡単になるとい
う効果がある。

また、各プロセッサへの初期プログラムロードの時も、
各プロセッサが独立して直接端末装ｆｉｌｌｌｃアクセ
スしてプログラムをロードすることができるので、プロ
グラムのプロセッサへの初期ロード制御が容易になると
いう効果がある。

さらに１本発明のマルチプロセッサ制御方式では、マス
タプロセッサが存在しないため、プロセッサの障害発生
時にシステム全体の障害制御を行う必要がなくなるので
、システム全体の障害を制御する障害制御プログラムが
不要となる効果がある。

本発明では、各プロセッサがすべて同一の機能を持って
いるため、Ｎ＋１個のプロセッサのうちの一つが障害と
なったとき他のすべてのプロセッサが障害プロセッサの
代替をＮ重化で行うことができるので、システムの障害
耐性が向上するという効果がある。

また、各プロセッサから各端末に直接アクセス出力制御
プログラムの作成、プログラム初期ロード制御プログラ
ムの作成および障害処理制御プログラムの作成が容易に
なるという効果がある。

【図面の簡単な説明】

第１図は本発明のマールチプロセッサ制御方式の一実施
例を示すシステムブロック図、第２図は第１図における
入出力空間についての入出力ポートの詳細構成例を示す
図である。 １０・・・・・・共通パス（ＣＢ）、２０，２１，２２
．２３・・・プロセッサ（ＣＰＵ）　、３０，３１．３
２・・・・・・入出力端末（１０）、４０・・・・・・
共通メモリ（ＣＭ）、４１・・・・・・入出力空間（Ｉ
Ｏ中空間、５０，６０．７０・・・・・・入出力端末装
置の入力ポート、５１，６１，７１・・・・・・入出力
端末装置の出力ポート、５５　、７５・・・・・・占有
使用権フラグ（ＦＬＧ）、８０，８１・・・・・・プロ
セッサ番号指定表示（ＰＮ）、９Ｇ・・・・・・処理プ
ロセッサ指定なしの入力情報奪取方式の入出力ポート、
９１・・・・・・処理プロセッサ指定アシの入出力方式
の入出力ポート、９２−・・・・・プロセッサによる入
出力ポート占有奪取方式の入出力ポート、１００・・・
・・・入出力端末装置の入出力ポート。 代理人　弁理士　　内　原　　　晋 粥２図

Claims (1)

【特許請求の範囲】
1. 複数個のプロセッサのそれぞれに同一のプログラムを搭
   載し、前記各プロセッサと端末装置との入出力制御は１
   つの端末に対し１つの入出力ポートで前記各プロセッサ
   が共通に行い、前記入出力ポートの制御は前記端末の種
   別および通信態様によって処理プロセッサ指定なしの入
   力情報奪取方式、処理プロセッサ指定ありの入出力方式
   およびプロセッサによる入出力ポート占有奪取方式のう
   ちのいずれかの方式を用いて行うことを特徴とするマル
   チプロセッサ制御方式。