JPH02216825A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02216825A JPH02216825A JP3792689A JP3792689A JPH02216825A JP H02216825 A JPH02216825 A JP H02216825A JP 3792689 A JP3792689 A JP 3792689A JP 3792689 A JP3792689 A JP 3792689A JP H02216825 A JPH02216825 A JP H02216825A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide film
- type
- film
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装置の製造に際し、不要な拡散層の形
成を防止する方法に関するものである。
成を防止する方法に関するものである。
（従来の技術）
従来の半導体装置の製造方法の一例を、宇宙用太陽電池
セル型ダイオードについて説明する。
セル型ダイオードについて説明する。
第２図葎）乃至（ｇ）はその製造に際しての各工程の断
面図を示す。
面図を示す。
第２図（１）に示される例えばＮ型クリコン基板１の全
表面に１同図（ｂ）に示されるように、熱酸化により酸
化膜２を成長させる。この酸化膜２は、後の工程でのマ
スキングに使用される。
表面に１同図（ｂ）に示されるように、熱酸化により酸
化膜２を成長させる。この酸化膜２は、後の工程でのマ
スキングに使用される。
次に同図（Ｃ）に示されるように、ホトリングラフィに
より、基板表面の所望するパターン部以外を、ホトレジ
スト膜８で覆い、露出した酸化膜２を、緩衝性弗酸解液
等により除去し、基板露出部に例えばＰ型の不純物を拡
散すると、同図（ｄ）に示されるように、表面ＫＰ型型
数散層が形成され、基板との間にＰＮ接合が形成される
。このときＮ型シリコン基板１の側面及び底面には、レ
ジストＰａ８によって覆われていないから、酸化膜が除
去され、その部分には不純物拡散によりＰ散拡散層３−
１が形成される。これらの表面に、さらに酸化膜４を形
成させる。
より、基板表面の所望するパターン部以外を、ホトレジ
スト膜８で覆い、露出した酸化膜２を、緩衝性弗酸解液
等により除去し、基板露出部に例えばＰ型の不純物を拡
散すると、同図（ｄ）に示されるように、表面ＫＰ型型
数散層が形成され、基板との間にＰＮ接合が形成される
。このときＮ型シリコン基板１の側面及び底面には、レ
ジストＰａ８によって覆われていないから、酸化膜が除
去され、その部分には不純物拡散によりＰ散拡散層３−
１が形成される。これらの表面に、さらに酸化膜４を形
成させる。
次に、同図（ｅ）に示されるように、表面に保護テープ
５を貼り付けて、基板をエツチングすることにより、側
面及び底面の酸化膜４及びＰ型拡散層３−１を除去する
。これは基板表面に陽極側電極、裏面に陰極側！極を設
けて、ダイオードとして動作させるために、側面及び裏
面のＰ型拡散層８−１が障害となるからである。その後
、保護テープ５を除去すると、同図（ｆ）の状態となる
。
５を貼り付けて、基板をエツチングすることにより、側
面及び底面の酸化膜４及びＰ型拡散層３−１を除去する
。これは基板表面に陽極側電極、裏面に陰極側！極を設
けて、ダイオードとして動作させるために、側面及び裏
面のＰ型拡散層８−１が障害となるからである。その後
、保護テープ５を除去すると、同図（ｆ）の状態となる
。
次に同図（ｇ）に示されるように、ホトリソグラフィ、
エツチング及び不純物拡散により、表面にチャネルスト
ッパーとなる高濃度のＮ＋型型数散層６６を形成し、同
時に裏面にも電極とのオーム性接触を容易にするための
高濃度のＮ＋型型数散層６形成する。その後、電極を形
成する部分の酸化膜を除去し電極を形成し、素子切出し
ライン７．７に沿って所定寸法に切り出して、素子が完
成する。
エツチング及び不純物拡散により、表面にチャネルスト
ッパーとなる高濃度のＮ＋型型数散層６６を形成し、同
時に裏面にも電極とのオーム性接触を容易にするための
高濃度のＮ＋型型数散層６形成する。その後、電極を形
成する部分の酸化膜を除去し電極を形成し、素子切出し
ライン７．７に沿って所定寸法に切り出して、素子が完
成する。
（発明が解決しようとする課題）
以上のように、従来の技術では、基板の裏面の酸化膜を
除去するので、そこに不純物拡散の工程中に不要な拡酸
層が形成され、後の工程の障害となるため、基板を削る
ことにより、裏面拡散層を取り除かねばならない。一般
にシリコン基板のエツチングには、弗酸と硝酸との混合
液が用いられるが、液温及びエツチング時間を厳密に管
理しても、−枚のシリコン基板内でのエツチング量のば
らつき、シリコン基板間でのエツチング量のばらつき、
エツチングロツト間でのエツチング量のばらつきが、少
なからず存在する。特に、２００μｍ以下の超薄型基板
分用いた素子の製造においては、エツチングによる基板
厚さのばらつきが、製造歩留りに及ぼす影響は大きい。
除去するので、そこに不純物拡散の工程中に不要な拡酸
層が形成され、後の工程の障害となるため、基板を削る
ことにより、裏面拡散層を取り除かねばならない。一般
にシリコン基板のエツチングには、弗酸と硝酸との混合
液が用いられるが、液温及びエツチング時間を厳密に管
理しても、−枚のシリコン基板内でのエツチング量のば
らつき、シリコン基板間でのエツチング量のばらつき、
エツチングロツト間でのエツチング量のばらつきが、少
なからず存在する。特に、２００μｍ以下の超薄型基板
分用いた素子の製造においては、エツチングによる基板
厚さのばらつきが、製造歩留りに及ぼす影響は大きい。
数μｍの拡散層を完全に取り除くには、エツチング量の
ばらつきを考慮すると、少なくとも１０μｍ以上のエツ
チングが必要であり、そうすると基板端部にナイフェツ
ジが生じ、基板の割れ不良が発生し易くなる。
ばらつきを考慮すると、少なくとも１０μｍ以上のエツ
チングが必要であり、そうすると基板端部にナイフェツ
ジが生じ、基板の割れ不良が発生し易くなる。
（課題を解決するための手段）
本発明は、前述の問題を除くために、基板表面の酸化膜
をホトリングラフィによりパターン形成しエツチングす
るに際して、裏面の酸化膜を保護テープで覆った後エツ
チングを行うようにした。
をホトリングラフィによりパターン形成しエツチングす
るに際して、裏面の酸化膜を保護テープで覆った後エツ
チングを行うようにした。
（作用）
基板１１面の酸化膜は、保護テープで覆われているから
、拡散工程の際に不要な拡散層が形成されない。
、拡散工程の際に不要な拡散層が形成されない。
（実施例）
本発明の一実施例を、太陽電池セル型ダイオードの場合
について説明する。第１図（ａ）乃至（ｅ）は、その各
工程の断面図である。
について説明する。第１図（ａ）乃至（ｅ）は、その各
工程の断面図である。
第１図（ａ）に示される例えばＮ型シリコン基板ｌの全
面に、熱酸化により酸化膜２を形成したものが同図（ｂ
）に示される。これらは第２図（３）及び（ｂ）と同じ
である。シリコン基板はＰ型であってもよく、その場合
、以下にＰ型とある部分はＮ型に、Ｎ型とある部分はＰ
型となる。
面に、熱酸化により酸化膜２を形成したものが同図（ｂ
）に示される。これらは第２図（３）及び（ｂ）と同じ
である。シリコン基板はＰ型であってもよく、その場合
、以下にＰ型とある部分はＮ型に、Ｎ型とある部分はＰ
型となる。
次に、同図（Ｃ）に示されるように、Ｎ型シリコン基板
ｌの表面に、例えば、スピンコーターによりホトレジス
ト８を塗布し、このホトレジスト膜８を露光、現偉し、
パターン形成した後、裏面の酸化膜２に保護テープ５を
貼り付けて、保ｙ１膜を形成させ酸化膜２を覆う。この
時、シリコン基板表面へ塵埃が付着しないように、また
ホトレジスト膜８に蝦疵が発生しないよう注意を払わね
ばならない。
ｌの表面に、例えば、スピンコーターによりホトレジス
ト８を塗布し、このホトレジスト膜８を露光、現偉し、
パターン形成した後、裏面の酸化膜２に保護テープ５を
貼り付けて、保ｙ１膜を形成させ酸化膜２を覆う。この
時、シリコン基板表面へ塵埃が付着しないように、また
ホトレジスト膜８に蝦疵が発生しないよう注意を払わね
ばならない。
次に、この状態の基板を緩衝性弗酸溶液に浸すことによ
り、基板表面の所望するパターン部のみ、酸化膜２が除
去される。同時に側面の酸化膜２も除去される。この後
、保護テープ５及びホトレジスト膜８を除去し、基板を
洗浄した後、Ｐ型の不純物拡散を行うと、基板の表面の
所望するパターン部ＫＰ型拡散層３が形成される。この
とき、基板の側面にもＰ型拡散層３−１が形成される。
り、基板表面の所望するパターン部のみ、酸化膜２が除
去される。同時に側面の酸化膜２も除去される。この後
、保護テープ５及びホトレジスト膜８を除去し、基板を
洗浄した後、Ｐ型の不純物拡散を行うと、基板の表面の
所望するパターン部ＫＰ型拡散層３が形成される。この
とき、基板の側面にもＰ型拡散層３−１が形成される。
そして全面に酸化、［４を形成させる。この状態が同図
（ｄ）である。
（ｄ）である。
基板表面に複数回拡散層を形成する場合には、上記のホ
トリソグラフィ及び１ＸＷＪの保護テープ貼付は工程後
の工程を繰り返せばよい。
トリソグラフィ及び１ＸＷＪの保護テープ貼付は工程後
の工程を繰り返せばよい。
同図（ｅ）は最終工程であって、裏面に保護テープを貼
り付けずに、ホトリソグラフィと不純物拡散により、表
面のチャネルストッパーであるＮ串型拡散層６及び裏面
のＮ串型拡散層６が同時に形成される。その後の電極形
成及び素子切出しライン７に沿って素子を切出すことは
、従来例と同様である。
り付けずに、ホトリソグラフィと不純物拡散により、表
面のチャネルストッパーであるＮ串型拡散層６及び裏面
のＮ串型拡散層６が同時に形成される。その後の電極形
成及び素子切出しライン７に沿って素子を切出すことは
、従来例と同様である。
前述の説明は、基板の裏面に保護テープによるマスキン
グを行う場合について述べたが、表面と同様にホトレジ
スト剤を塗布することも考えられる。但し、裏面だホト
レジスト剤を塗布するとき、スピンコーターを使用する
と、表面のホトレジスト剤の真空チャックによる傷に対
して対策を講する必要がある。その他適宜の耐酸性の保
護用被膜を便用できる。
グを行う場合について述べたが、表面と同様にホトレジ
スト剤を塗布することも考えられる。但し、裏面だホト
レジスト剤を塗布するとき、スピンコーターを使用する
と、表面のホトレジスト剤の真空チャックによる傷に対
して対策を講する必要がある。その他適宜の耐酸性の保
護用被膜を便用できる。
（発明の効果）
本発明によれば、基板をエツチングにより削ることなく
半導体装置を製造でき、基板をエツチングする時に発生
する基板端部のナイフェツジ化が防止され、基板の割れ
、欠は等による不良の発生が防止される。
半導体装置を製造でき、基板をエツチングする時に発生
する基板端部のナイフェツジ化が防止され、基板の割れ
、欠は等による不良の発生が防止される。
なお、本発明は、太陽電池セル型ダイオードのみならず
、基板の裏面における不要な不純物拡散が問題となる他
の半導体装置にも適用できる。特に薄い基板を使用する
ものに対して有効である。
、基板の裏面における不要な不純物拡散が問題となる他
の半導体装置にも適用できる。特に薄い基板を使用する
ものに対して有効である。
第１図（ａ）乃至（ｅ）は本発明の一実施例の各工程の
略断面図、第２図（」）乃至（ｇ）は従来例の各工程の
略断面図である。 １・・・Ｎ型シリコン基板、２・・・酸化膜、８，８−
工・・・Ｐ型拡散層、４・・・酸化膜、５・・・保護テ
ープ、６・・・Ｎ＋型型数散層７・・・素子切出しライ
ン、８・・・ホトレジスト。
略断面図、第２図（」）乃至（ｇ）は従来例の各工程の
略断面図である。 １・・・Ｎ型シリコン基板、２・・・酸化膜、８，８−
工・・・Ｐ型拡散層、４・・・酸化膜、５・・・保護テ
ープ、６・・・Ｎ＋型型数散層７・・・素子切出しライ
ン、８・・・ホトレジスト。
Claims (1)
- １、ある導電型の半導体基板の面に酸化膜を形成する工
程と、ホトリソグラフィにより所望のパターンを形成す
る工程と、エッチングにより所望のパターンの酸化膜を
除去する工程と、酸化膜を除去した半導体の表面に不純
物を拡散する工程とを有し、エッチング工程中は半導体
基板の裏面に形成されている酸化膜が除去されないよう
に裏面を保護膜で覆うようにした半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3792689A JPH02216825A (ja) | 1989-02-16 | 1989-02-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3792689A JPH02216825A (ja) | 1989-02-16 | 1989-02-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02216825A true JPH02216825A (ja) | 1990-08-29 |
Family
ID=12511157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3792689A Pending JPH02216825A (ja) | 1989-02-16 | 1989-02-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02216825A (ja) |
-
1989
- 1989-02-16 JP JP3792689A patent/JPH02216825A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4181755A (en) | Thin film pattern generation by an inverse self-lifting technique | |
| US7446051B2 (en) | Method of etching silicon | |
| US7592201B2 (en) | Adjustments of masks by re-flow | |
| CN104810259B (zh) | 晶圆及其处理方法和半导体结构的形成方法 | |
| US7192848B2 (en) | Method for manufacturing mesa semiconductor device | |
| JPH03234043A (ja) | 半導体装置の製造方法 | |
| JPH02216825A (ja) | 半導体装置の製造方法 | |
| US4067100A (en) | Method of making a semiconductor device | |
| JP3310576B2 (ja) | 半導体装置の製造方法 | |
| JP3105999B2 (ja) | 太陽電池の製造方法 | |
| JPH0233980A (ja) | 太陽電池の製造方法 | |
| JPS5846645A (ja) | 半導体装置の製造方法 | |
| KR100364416B1 (ko) | 반도체소자의소자격리방법 | |
| JPH02265238A (ja) | シリコン基板にアルミニウム選択拡散層を形成する方法 | |
| JPS6142144A (ja) | 半導体装置の製造方法 | |
| JPS6367736A (ja) | 半導体基板の製造方法 | |
| JPS5950221B2 (ja) | 半導体装置の製造方法 | |
| JPS6148795B2 (ja) | ||
| JPS5994821A (ja) | 半導体素子の製造方法 | |
| JPS59208731A (ja) | 半導体装置の製造方法 | |
| JPH01108726A (ja) | 半導体装置の製造方法 | |
| JPH08264817A (ja) | 薄膜太陽電池の製造方法 | |
| JPS6248070A (ja) | 半導体装置の製造方法 | |
| JPH05226677A (ja) | 太陽電池の製造方法 | |
| JPS6043653B2 (ja) | 半導体装置の製造方法 |