JPH02216903A - カレント・ミラー回路 - Google Patents
カレント・ミラー回路Info
- Publication number
- JPH02216903A JPH02216903A JP1299340A JP29934089A JPH02216903A JP H02216903 A JPH02216903 A JP H02216903A JP 1299340 A JP1299340 A JP 1299340A JP 29934089 A JP29934089 A JP 29934089A JP H02216903 A JPH02216903 A JP H02216903A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- mos transistor
- mirror circuit
- current mirror
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims 2
- 239000008188 pellet Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 11
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、オン・オフ可能なカレント・ミラー回路に関
し、特にオフ時に消費電流がゼロとなるカレント・ミラ
ー回路に関する。
し、特にオフ時に消費電流がゼロとなるカレント・ミラ
ー回路に関する。
従来、この種のオン・オフ可能なカレント・ミラー回路
は主に回路の動作を停止させて消費電流を下げる目的で
使われていた。
は主に回路の動作を停止させて消費電流を下げる目的で
使われていた。
第４図に従来のオン・オフ可能なカレント・ミラー回路
の回路図を示す。ベース及びエミッタがそれぞれ共通接
続されたＮＰＮ型であるトランジスタＱ４１．Ｑ４２．
Ｑ４３によりカレント・ミラー回路が構成される。エミ
ッタの共通接続点は接地端子ＧＮＤへ接続され、ベース
の共通接続点はトランジスタＱ４１のコレクタへ接続さ
れ、カレント・ミラー回路の入力となりトランジスタＱ
４２、Ｑ４３のそれぞれのコレクタが出力端子０４１．
０４２となる。電源端子ｖ０゜には、接地端子ＧＮＤを
基準として、正の電圧Ｖ。０が加わっているとし、電源
端子Ｖ。０とトランジスタＱ４１のコレクタとの間に抵
抗値がｒである抵抗Ｒ４１が接続されている。また、Ｎ
ｃｈ型であるＭＯＳトランジスタＭ４１はドレインとソ
ースがそれぞれトランジスタＱ４１のコレクタとエミッ
タに接続され、ゲートはコントロール人力Ｉ４１に接続
され、バック・ゲートは接地端子ＧＮＤへ接続されてい
るとする。
の回路図を示す。ベース及びエミッタがそれぞれ共通接
続されたＮＰＮ型であるトランジスタＱ４１．Ｑ４２．
Ｑ４３によりカレント・ミラー回路が構成される。エミ
ッタの共通接続点は接地端子ＧＮＤへ接続され、ベース
の共通接続点はトランジスタＱ４１のコレクタへ接続さ
れ、カレント・ミラー回路の入力となりトランジスタＱ
４２、Ｑ４３のそれぞれのコレクタが出力端子０４１．
０４２となる。電源端子ｖ０゜には、接地端子ＧＮＤを
基準として、正の電圧Ｖ。０が加わっているとし、電源
端子Ｖ。０とトランジスタＱ４１のコレクタとの間に抵
抗値がｒである抵抗Ｒ４１が接続されている。また、Ｎ
ｃｈ型であるＭＯＳトランジスタＭ４１はドレインとソ
ースがそれぞれトランジスタＱ４１のコレクタとエミッ
タに接続され、ゲートはコントロール人力Ｉ４１に接続
され、バック・ゲートは接地端子ＧＮＤへ接続されてい
るとする。
動作について説明する。まず、フントロール入力Ｉ４１
の電位が接地端子ＧＮＤと同電位である場合について説
明する。この場合、ＭＯＳトランジスタＭ４１はオフし
ており、無視出来る。よって、トランジスタＱ４１のエ
ミッタ電流ＩＥ４１はトランジスタＱ４１のベース−エ
ミッタ間順方向電圧をＶ□４１（約０．７Ｖ）とすると
、次式で表わされる。
の電位が接地端子ＧＮＤと同電位である場合について説
明する。この場合、ＭＯＳトランジスタＭ４１はオフし
ており、無視出来る。よって、トランジスタＱ４１のエ
ミッタ電流ＩＥ４１はトランジスタＱ４１のベース−エ
ミッタ間順方向電圧をＶ□４１（約０．７Ｖ）とすると
、次式で表わされる。
トランジスタＱ４１．Ｑ４２．Ｑ４３は、まったく同一
のトランジスタであるとすると、トランジスタＱ４２．
Ｑ４３それぞれのエミッタ電流ＩＥ４２．ＩＥ４３もＩ
Ｆ５１と同じ電流が流れる。ここで、トランジスタＱ４
１．Ｑ４２．Ｑ４３のｈＦＫが充分１より大きいとする
と、それぞれのトランジスタのエミッタ電流とコレクタ
電流は等しくなる。よって出力端子０４１，０４２は、
ＩＦ４２、ＩＦ４３と等しい電流吸い込む。
のトランジスタであるとすると、トランジスタＱ４２．
Ｑ４３それぞれのエミッタ電流ＩＥ４２．ＩＥ４３もＩ
Ｆ５１と同じ電流が流れる。ここで、トランジスタＱ４
１．Ｑ４２．Ｑ４３のｈＦＫが充分１より大きいとする
と、それぞれのトランジスタのエミッタ電流とコレクタ
電流は等しくなる。よって出力端子０４１，０４２は、
ＩＦ４２、ＩＦ４３と等しい電流吸い込む。
次に、入力端子１４１の電位が電源端子Ｖ。。の電位と
等しい場合について説明する。この場合、ＭＯＳトラン
ジスタＭ４１はオンし、ドレイン電流ＩＤ４１が流れる
。ＭＯＳトランジスタＭ４１のゲート幅が充分大きく、
ドレイン電流ＩＤ４１として、ＩＤ４１＝Ｖ、。／ｒな
る電流が流れた時のソース−ドレイン間電圧ＶＤＳ４１
が前記トランジスタＱ４１のベース−エミッタ順方向電
圧Ｖ□４１に比べ充分小さい場合（例えば、０．３ｖ以
下）であれば、トランジスタＱ４１のエミッタ電流ＩＥ
４１は流れず、よってエミッタ電流ＩＥ４１、ＩＦ４２
も流れないので、出力端子０４１゜０４２は、電流を吸
込まなくなる。
等しい場合について説明する。この場合、ＭＯＳトラン
ジスタＭ４１はオンし、ドレイン電流ＩＤ４１が流れる
。ＭＯＳトランジスタＭ４１のゲート幅が充分大きく、
ドレイン電流ＩＤ４１として、ＩＤ４１＝Ｖ、。／ｒな
る電流が流れた時のソース−ドレイン間電圧ＶＤＳ４１
が前記トランジスタＱ４１のベース−エミッタ順方向電
圧Ｖ□４１に比べ充分小さい場合（例えば、０．３ｖ以
下）であれば、トランジスタＱ４１のエミッタ電流ＩＥ
４１は流れず、よってエミッタ電流ＩＥ４１、ＩＦ４２
も流れないので、出力端子０４１゜０４２は、電流を吸
込まなくなる。
以上のように、コントロール入力Ｉ４１の電位によりこ
のカレント・ミラー回路は、オン・オフ可能となってい
る。
のカレント・ミラー回路は、オン・オフ可能となってい
る。
上述した従来のオン・オフ可能なカレント・ミラー回路
は、主に回路の動作を停止させて、消費電流を下げる目
的で使われているのだが、上述の通りオフ状態において
も、ＭＯＳトランジスタＭ４１のドレインにはＩ Ｄ
４１ ＝ Ｖ ｃｃ／ ｒなるドレイン電流が消費され
ているため、消費電流を下げるという目的が充分に達成
されていない。
は、主に回路の動作を停止させて、消費電流を下げる目
的で使われているのだが、上述の通りオフ状態において
も、ＭＯＳトランジスタＭ４１のドレインにはＩ Ｄ
４１ ＝ Ｖ ｃｃ／ ｒなるドレイン電流が消費され
ているため、消費電流を下げるという目的が充分に達成
されていない。
また、ドレイン電流Ｉ Ｄ ４１− ｖｃｃ／ ｒなる
電流を流しても、ソース−ドレイン間電圧が、ベース・
エミ、り間型圧Ｖｎｘ４１より充分小さくするためには
、ＭＯＳトランジスタＭ４１の大きさをある程度以上大
きくしておかなければならず、この回路が集積回路内で
使用された場合ペレット・サイズが増大し、ベレット原
価が高くなることや歩留が低下するという欠点があった
。
電流を流しても、ソース−ドレイン間電圧が、ベース・
エミ、り間型圧Ｖｎｘ４１より充分小さくするためには
、ＭＯＳトランジスタＭ４１の大きさをある程度以上大
きくしておかなければならず、この回路が集積回路内で
使用された場合ペレット・サイズが増大し、ベレット原
価が高くなることや歩留が低下するという欠点があった
。
本発明のオン・オフ可能なカレント・ミラー回路では、
トランジスタで構成されている場合入力となっているト
ランジスタのコレクタと、ベースの共通接続点とをＭＯ
Ｓトランジスタを介して接続している。
トランジスタで構成されている場合入力となっているト
ランジスタのコレクタと、ベースの共通接続点とをＭＯ
Ｓトランジスタを介して接続している。
また、カレント・ミラー回路がＭＯＳトランジスタで構
成されている場合、入力となっているＭＯＳトランジス
タのドレインとゲートの共通接続点とをＭ、Ｏ８トラン
ジスタを介して接続している。
成されている場合、入力となっているＭＯＳトランジス
タのドレインとゲートの共通接続点とをＭ、Ｏ８トラン
ジスタを介して接続している。
このように、本発明では、トランジスタで構成されてい
るカレント・ミラー回路では、入力となっているトラン
ジスタのコレクタとベースの共通接続点との接続をＭＯ
Ｓトランジスタを用いて断つことにより、カレント・ミ
ラー回路をオフさせており、また、ＭＯＳトランジスタ
で構成されたカレント・ミラー回路においても、入力と
なっているＭＯＳトランジスタのドレインとゲートの共
通接続点との接続をＭＯＳトランジスタを用いて断つこ
とによりカレント・ミラー回路をオフさせている。
るカレント・ミラー回路では、入力となっているトラン
ジスタのコレクタとベースの共通接続点との接続をＭＯ
Ｓトランジスタを用いて断つことにより、カレント・ミ
ラー回路をオフさせており、また、ＭＯＳトランジスタ
で構成されたカレント・ミラー回路においても、入力と
なっているＭＯＳトランジスタのドレインとゲートの共
通接続点との接続をＭＯＳトランジスタを用いて断つこ
とによりカレント・ミラー回路をオフさせている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。
ＮＰＮ型でまったく同一のトランジスタである。
トランジスタＱｌ １．Ｑｌ ２．Ｑｌ ３は、ベース
及びエミッタがそれぞれ共通接続されており、エミッタ
の共通接続点は接地端子ＧＮＤへ接続されており、ベー
スの共通接続点はＮｃｈ型であるＭＯＳトランジスタＭ
ｌｌのソース・ドレイン間を介してトランジスタＱｌｌ
のコレクタへ接続さｈており、このトランジスタＱｌｌ
のコレクタがカレント・ミラー回路の入力となり、トラ
ンジスタＱ１２．Ｑ１３のそれぞれのコレクタが出力端
子０１１．０１２となる。電源端子Ｖ。Ｃには、接地端
子ＧＮＤを基準にして、正の電圧ｖ０゜が加わっている
とし、電源端子Ｖ。ＣとトランジスタＱｌｌのコレクタ
との間に抵抗値がｒである抵抗Ｒ１１が接続されている
。前記ＭＯＳトランジスタＭｌｌのゲートはコントロー
ル人力Ｉｌｌに接続されており、バック・ゲートは接地
端子ＧＮＤへ接続されているとする。
及びエミッタがそれぞれ共通接続されており、エミッタ
の共通接続点は接地端子ＧＮＤへ接続されており、ベー
スの共通接続点はＮｃｈ型であるＭＯＳトランジスタＭ
ｌｌのソース・ドレイン間を介してトランジスタＱｌｌ
のコレクタへ接続さｈており、このトランジスタＱｌｌ
のコレクタがカレント・ミラー回路の入力となり、トラ
ンジスタＱ１２．Ｑ１３のそれぞれのコレクタが出力端
子０１１．０１２となる。電源端子Ｖ。Ｃには、接地端
子ＧＮＤを基準にして、正の電圧ｖ０゜が加わっている
とし、電源端子Ｖ。ＣとトランジスタＱｌｌのコレクタ
との間に抵抗値がｒである抵抗Ｒ１１が接続されている
。前記ＭＯＳトランジスタＭｌｌのゲートはコントロー
ル人力Ｉｌｌに接続されており、バック・ゲートは接地
端子ＧＮＤへ接続されているとする。
動作について説明する。まず、フントロール入力Ｉｌｌ
の電位が電源端子ＶＣＣと同じ電位である場合、ＭＯＳ
トランジスタＭｌｌはオンし、ソース−ドレイン間は、
導通状態となりトランジスタＱｌ １．Ｑｌ ２．Ｑｌ
３ヘベース電流を供給してカレント・ミラー回路とし
て動作する。この場合抵抗Ｒ１１の両端の電位差を従来
例の場合と同等にし、出力端子０１１，０１２が吸い込
む電流を前記従来例の場合と同等にするには、ＭＯＳト
ランジスタＭｌｌのソース−ドレイン間の電位差を極力
小さくしなければならない。ＭＯＳトランジスタＭｌｌ
にはトランジスタＱｌ １．Ｑｌ ２．Ｏ１３のベース
電流の合計が流れている。今、トランジスタＱｌ １．
Ｑｌ ２．Ｑｌ ３のｈア、を１００とし、トランジス
タＱｌｌの；レクタ電流が１ｍＡとなるように電源電圧
ｖ０゜及び抵抗値ｒが設定さｈていると、ＭＯＳトラン
ジスタＭｌｌには、３０μＡの電流が流れている。前記
従来例においてコントロール端子Ｉ４１の電位が接地端
子ＧＮＤと等しい場合にトランジスタＱ４１のコレクタ
電流が１ｍＡに設定されているとすると、コントロール
端子Ｉ４１の電位が電源端子ｖ０゜と等しい場合には、
ＭＯＳトランジスタＭ４１には１ｍＡ以上の電流が流れ
ることになる。この実施例の場合も、ＭＯＳトランジス
タＭｌｌのソース−ドレイン間電圧が０．３ｖとすると
、前記従来例の場合と比ベトレイン電流がｌ／３０以下
であるので、ＭＯＳトランジスタサイズはｌ／３０以下
に出来る０次に、フントロール入力Ｉｌｌの電位が接地
端子ＧＮＤと同電位である場合について説明する。この
場合ＭＯＳトランジスタＭｌｌはオフしており、トラン
ジスタＱｌ １．Ｑｌ ２．Ｑｌ ３にベース電流を供
給しないので、カレント・ミラー回路はオフする。この
際前記従来例ではカレント・ミラー回路がオフの際もＭ
ＯＳトランジスタＭ４１には電流が流れていたが、この
実施例においては消費電流はまったくゼロとなる。尚、
ＭＯＳトランジスタＭｌｌがオフの際、多少リーク電流
が流れることがある。この場合、このリーク電流がトラ
ンジスタＱｌ ｌ、Ｑｌ ２．Ｑｌ ３のベースへ流れ
、ソ（７） ｈ Ｆｌ 倍のコレクタ電流が流れて、消
費電流がゼロとならなくなる。それを防止するため、リ
ーク電流程度の電流が流れてもその両端の電圧降下がト
ランジスタのベース−エミッタ間順方向電圧（約０．７
Ｖ）より充分小さくなる（例えば、０．３Ｖ）抵抗をベ
ースの共通接続点と接地端子ＧＮＤの間へ挿入すれば、
消費電流をゼロと出来る。また、前記では、ＭＯＳトラ
ンジスタＭｌｌのバックゲートは、接地端子ＧＮＤへ接
続するとしたが、バックゲートをベースの共通接続点へ
接続しても何ら問題はない、さらに、フントロール入力
Ｉｌｌの電位は、ＭＯＳトランジスタＭｌｌがオフする
電位であるか、又は、ソース−ドレイン間電圧が充分小
さい値をとれる電圧であれば、接地端子ＧＮＤ又は電源
端子ｖ０゜と等しい必要はない。
の電位が電源端子ＶＣＣと同じ電位である場合、ＭＯＳ
トランジスタＭｌｌはオンし、ソース−ドレイン間は、
導通状態となりトランジスタＱｌ １．Ｑｌ ２．Ｑｌ
３ヘベース電流を供給してカレント・ミラー回路とし
て動作する。この場合抵抗Ｒ１１の両端の電位差を従来
例の場合と同等にし、出力端子０１１，０１２が吸い込
む電流を前記従来例の場合と同等にするには、ＭＯＳト
ランジスタＭｌｌのソース−ドレイン間の電位差を極力
小さくしなければならない。ＭＯＳトランジスタＭｌｌ
にはトランジスタＱｌ １．Ｑｌ ２．Ｏ１３のベース
電流の合計が流れている。今、トランジスタＱｌ １．
Ｑｌ ２．Ｑｌ ３のｈア、を１００とし、トランジス
タＱｌｌの；レクタ電流が１ｍＡとなるように電源電圧
ｖ０゜及び抵抗値ｒが設定さｈていると、ＭＯＳトラン
ジスタＭｌｌには、３０μＡの電流が流れている。前記
従来例においてコントロール端子Ｉ４１の電位が接地端
子ＧＮＤと等しい場合にトランジスタＱ４１のコレクタ
電流が１ｍＡに設定されているとすると、コントロール
端子Ｉ４１の電位が電源端子ｖ０゜と等しい場合には、
ＭＯＳトランジスタＭ４１には１ｍＡ以上の電流が流れ
ることになる。この実施例の場合も、ＭＯＳトランジス
タＭｌｌのソース−ドレイン間電圧が０．３ｖとすると
、前記従来例の場合と比ベトレイン電流がｌ／３０以下
であるので、ＭＯＳトランジスタサイズはｌ／３０以下
に出来る０次に、フントロール入力Ｉｌｌの電位が接地
端子ＧＮＤと同電位である場合について説明する。この
場合ＭＯＳトランジスタＭｌｌはオフしており、トラン
ジスタＱｌ １．Ｑｌ ２．Ｑｌ ３にベース電流を供
給しないので、カレント・ミラー回路はオフする。この
際前記従来例ではカレント・ミラー回路がオフの際もＭ
ＯＳトランジスタＭ４１には電流が流れていたが、この
実施例においては消費電流はまったくゼロとなる。尚、
ＭＯＳトランジスタＭｌｌがオフの際、多少リーク電流
が流れることがある。この場合、このリーク電流がトラ
ンジスタＱｌ ｌ、Ｑｌ ２．Ｑｌ ３のベースへ流れ
、ソ（７） ｈ Ｆｌ 倍のコレクタ電流が流れて、消
費電流がゼロとならなくなる。それを防止するため、リ
ーク電流程度の電流が流れてもその両端の電圧降下がト
ランジスタのベース−エミッタ間順方向電圧（約０．７
Ｖ）より充分小さくなる（例えば、０．３Ｖ）抵抗をベ
ースの共通接続点と接地端子ＧＮＤの間へ挿入すれば、
消費電流をゼロと出来る。また、前記では、ＭＯＳトラ
ンジスタＭｌｌのバックゲートは、接地端子ＧＮＤへ接
続するとしたが、バックゲートをベースの共通接続点へ
接続しても何ら問題はない、さらに、フントロール入力
Ｉｌｌの電位は、ＭＯＳトランジスタＭｌｌがオフする
電位であるか、又は、ソース−ドレイン間電圧が充分小
さい値をとれる電圧であれば、接地端子ＧＮＤ又は電源
端子ｖ０゜と等しい必要はない。
第２図は本発明の第２の実施例の回路図である。
この実施例は第１の実施例のトランジスタＱｌ ｌ。
Ｑｌ２．Ｑｌ３で構成されているカレント・ミラー回路
をＮｃｈ型であるＭＯＳトランジスタＭ２１、Ｍ２２．
Ｍ２３で置き換えたものである。
をＮｃｈ型であるＭＯＳトランジスタＭ２１、Ｍ２２．
Ｍ２３で置き換えたものである。
動作について説明する。コントロール人カニ２１が電源
端子Ｖｃｃと同電位である場合、ＭＯＳトランジスタＭ
２４がオンし、ＭＯＳトランジスタＭ２１．Ｍ２２．Ｍ
２３のそれぞれのゲートがＭＯＳトランジスタＭ２１の
ドレインへ接続されて、カレント・ミラー回路として動
作する。また、コントロール入力Ｉ２１が接地端子ＧＮ
Ｄと同電位である場合ＭＯ３トランジスタＭ２４はオフ
して、ＭＯＳトランジスタＭ２１．Ｍ２２．Ｍ２３のそ
れぞれのゲート及びＭＯＳトランジスタＭ２４のソース
に蓄積された電荷は、抵抗Ｒ２２を通して放電されＭＯ
ＳトランジスタＭ２１．Ｍ２２゜Ｍ２３のそれぞれのゲ
ートの電位は、接地端子ＧＮＤと等しくなってＭＯＳト
ランジスタＭ２１゜Ｍ２２．Ｍ２３はオフし、消費電流
はゼロとなる。
端子Ｖｃｃと同電位である場合、ＭＯＳトランジスタＭ
２４がオンし、ＭＯＳトランジスタＭ２１．Ｍ２２．Ｍ
２３のそれぞれのゲートがＭＯＳトランジスタＭ２１の
ドレインへ接続されて、カレント・ミラー回路として動
作する。また、コントロール入力Ｉ２１が接地端子ＧＮ
Ｄと同電位である場合ＭＯ３トランジスタＭ２４はオフ
して、ＭＯＳトランジスタＭ２１．Ｍ２２．Ｍ２３のそ
れぞれのゲート及びＭＯＳトランジスタＭ２４のソース
に蓄積された電荷は、抵抗Ｒ２２を通して放電されＭＯ
ＳトランジスタＭ２１．Ｍ２２゜Ｍ２３のそれぞれのゲ
ートの電位は、接地端子ＧＮＤと等しくなってＭＯＳト
ランジスタＭ２１゜Ｍ２２．Ｍ２３はオフし、消費電流
はゼロとなる。
この実施例の場合抵抗Ｒ２２の値は、カレント・ミラー
回路の電流比を正確にとるためには、ＭＯＳトランジス
タＭ２４のオン抵抗よりも充分大きくする必要がある。
回路の電流比を正確にとるためには、ＭＯＳトランジス
タＭ２４のオン抵抗よりも充分大きくする必要がある。
第３図は、本発明の第３の実施例である。この実施例は
第１の実施例のＮｃｈ型であるＭＯＳトランジスタＭｌ
ｌをＰｃｈ型であるＭＯＳトランジスタＭ３１に置き換
えたものである。また、ＭＯＳトランジスタＭ３１のバ
ック・ゲートはそのソース側、つまりトランジスタＱ３
１のフレフタへ接続されている。
第１の実施例のＮｃｈ型であるＭＯＳトランジスタＭｌ
ｌをＰｃｈ型であるＭＯＳトランジスタＭ３１に置き換
えたものである。また、ＭＯＳトランジスタＭ３１のバ
ック・ゲートはそのソース側、つまりトランジスタＱ３
１のフレフタへ接続されている。
動作について説明する。
コントロール入力Ｉ３１の電位が電源端子ＶＣＣと等し
い場合には、ＭＯＳトランジスタＭ３１はオフし、トラ
ンジスタＱ３１．Ｑ３２．Ｑ３３にベース電流が供給さ
れなくなり、カレント・ミラー回路の消費電流はゼロと
なる。次に、コントロール入力Ｉ３１の電位が接地端子
ＧＮＤと同電位である場合には、ＭＯＳトランジスタＭ
３１はオンし、トランジスタＱ３１．Ｑ３２．Ｑ３３に
ベース電流が流れ、カレント・ミラー回路として動作す
る。尚この場合、ＭＯＳトランジスタＭ３１のしきい値
電圧ｖＴはトランジスタのベース−エミッタ間順方向電
圧（約０．７Ｖ）より低くないとＭＯＳトランジスタＭ
３１はオンしないので、ＭＯＳトランジスタＭ３１のし
きい値電圧はベース−エミッタ間順方向電圧より低い必
要がある。
い場合には、ＭＯＳトランジスタＭ３１はオフし、トラ
ンジスタＱ３１．Ｑ３２．Ｑ３３にベース電流が供給さ
れなくなり、カレント・ミラー回路の消費電流はゼロと
なる。次に、コントロール入力Ｉ３１の電位が接地端子
ＧＮＤと同電位である場合には、ＭＯＳトランジスタＭ
３１はオンし、トランジスタＱ３１．Ｑ３２．Ｑ３３に
ベース電流が流れ、カレント・ミラー回路として動作す
る。尚この場合、ＭＯＳトランジスタＭ３１のしきい値
電圧ｖＴはトランジスタのベース−エミッタ間順方向電
圧（約０．７Ｖ）より低くないとＭＯＳトランジスタＭ
３１はオンしないので、ＭＯＳトランジスタＭ３１のし
きい値電圧はベース−エミッタ間順方向電圧より低い必
要がある。
第５図は本発明の第４の実施例の回路図である。
ＮＰＮ型でまったく同一のトランジスタであるトランジ
スタＱｌ １．Ｑｌ ２．Ｑｌ ３はベース及びエミッ
タがそれぞれ共通接続されており、エミッタの共通接続
点は接地端子ＧＮＤへ接続されており、ベースの共通接
続点は、Ｎｃｈ型であるＭＯＳトランジスタＭｌｌのソ
ース−ドレイン間を介してトランジスタＱｌｌのコレク
タへ接続されており、このトランジスタＱｌｌのコレク
タがカレント・ミラー回路の入力となりトランジス・り
Ｑｌ２゜Ｑｌ３のそれぞれのコレクタが出力端子ｏ１１
゜０１２となる。また、ベースの共通接続点はＮｃｈ型
であるＭＯＳトランジスタＭ１２のソース−ドレイン間
を介して接地端子ＧＮＤへ接続されており、ＭＯＳトラ
ンジスタＭｌｌのゲートはコントロール入力Ｉｌｌに直
接接続されており、ＭＯＳトランジスタＭ１２のゲート
はインバータＩＮＶを介してコントロール入力Ｉｌｌに
接続されて、ＭＯＳトランジスタＭ１２のゲートにはコ
ントロール入力Ｉｌｌと逆相の信号が加えられるように
なっている。電源端子ｖ０゜とトランジスタＱｌｌのコ
レクタの間に抵抗値がｒである抵抗Ｒ１１が接続されて
いる。前記ＭＯＳトランジスタＭ１１゜Ｍ１２のバック
・ゲートは接地端子ＧＮＤへ接続されているとする。
スタＱｌ １．Ｑｌ ２．Ｑｌ ３はベース及びエミッ
タがそれぞれ共通接続されており、エミッタの共通接続
点は接地端子ＧＮＤへ接続されており、ベースの共通接
続点は、Ｎｃｈ型であるＭＯＳトランジスタＭｌｌのソ
ース−ドレイン間を介してトランジスタＱｌｌのコレク
タへ接続されており、このトランジスタＱｌｌのコレク
タがカレント・ミラー回路の入力となりトランジス・り
Ｑｌ２゜Ｑｌ３のそれぞれのコレクタが出力端子ｏ１１
゜０１２となる。また、ベースの共通接続点はＮｃｈ型
であるＭＯＳトランジスタＭ１２のソース−ドレイン間
を介して接地端子ＧＮＤへ接続されており、ＭＯＳトラ
ンジスタＭｌｌのゲートはコントロール入力Ｉｌｌに直
接接続されており、ＭＯＳトランジスタＭ１２のゲート
はインバータＩＮＶを介してコントロール入力Ｉｌｌに
接続されて、ＭＯＳトランジスタＭ１２のゲートにはコ
ントロール入力Ｉｌｌと逆相の信号が加えられるように
なっている。電源端子ｖ０゜とトランジスタＱｌｌのコ
レクタの間に抵抗値がｒである抵抗Ｒ１１が接続されて
いる。前記ＭＯＳトランジスタＭ１１゜Ｍ１２のバック
・ゲートは接地端子ＧＮＤへ接続されているとする。
動作について説明する。まずコントロール入力Ｉｌｌの
電位が電源端子ｖ０゜と同じ電位である場合、ＭＯＳト
ランジスタＭｌｌはオンし、ＭＯＳトランジスタＭ１２
はオフする。ＭＯＳトランジスタＭｌｌがオンすること
により、ソース−ドレイン間は、導通状態となり、トラ
ンジスタＱ１１゜Ｑｌ ２．Ｑｌ ３へ−＜−スミ流を
供給してカレント・ミラー回路として動作する。この場
合抵抗Ｒ１１の両端の電位差を従来例の場合と同等にし
、出力端子０１１，０１２が吸い込む電流を従来例の場
合と同等にするには、ＭＯＳトランジスタＭｌｌのソー
ス−ドレイン間の電位差を極力小さくしなければならな
い、ＭＯＳトランジスタＭｌｌにはトランジスタＱｌ
１．Ｑｌ ２．Ｑｌ ３のベース電流の合計が流れてい
る。今、トランジスタＱ１１゜Ｑｌ２．Ｑｌ３のｈＦｌ
ｌを１００とし、トランジスタＱｌｌのコレクタ電流が
１ｍＡとなるように電源電圧ＶＣＣ及び抵抗値ｒが設定
されていると、ＭＯＳトランジスタＭｌｌには各トラン
ジスタのベース電流の合計である３０μＡの電流が流れ
ている。
電位が電源端子ｖ０゜と同じ電位である場合、ＭＯＳト
ランジスタＭｌｌはオンし、ＭＯＳトランジスタＭ１２
はオフする。ＭＯＳトランジスタＭｌｌがオンすること
により、ソース−ドレイン間は、導通状態となり、トラ
ンジスタＱ１１゜Ｑｌ ２．Ｑｌ ３へ−＜−スミ流を
供給してカレント・ミラー回路として動作する。この場
合抵抗Ｒ１１の両端の電位差を従来例の場合と同等にし
、出力端子０１１，０１２が吸い込む電流を従来例の場
合と同等にするには、ＭＯＳトランジスタＭｌｌのソー
ス−ドレイン間の電位差を極力小さくしなければならな
い、ＭＯＳトランジスタＭｌｌにはトランジスタＱｌ
１．Ｑｌ ２．Ｑｌ ３のベース電流の合計が流れてい
る。今、トランジスタＱ１１゜Ｑｌ２．Ｑｌ３のｈＦｌ
ｌを１００とし、トランジスタＱｌｌのコレクタ電流が
１ｍＡとなるように電源電圧ＶＣＣ及び抵抗値ｒが設定
されていると、ＭＯＳトランジスタＭｌｌには各トラン
ジスタのベース電流の合計である３０μＡの電流が流れ
ている。
前記、従来例において、フントロール端子Ｉ４１の電位
が接地端子ＧＮＤと等しい場合にトランジスタＱ４１の
コレクタ電流が１ｍＡに設定されているとすると、コン
トロール端子Ｉ４１が電位が電源端子ｖｃ０と等しい場
合にはＭＯＳトランジスタＭ４１には１ｍＡ以上の電流
が流れることになる。この実施例の場合も、ＭＯＳトラ
ンジスタＭ１１のソース−ドレイン間電位が０．３ｖで
あるとすると、前記従来例の場合と比ベトレイン電流が
次にコントロール人力Ｉｌｌの電位が接地端子ＧＮＤと
同電位である場合について説明する。
が接地端子ＧＮＤと等しい場合にトランジスタＱ４１の
コレクタ電流が１ｍＡに設定されているとすると、コン
トロール端子Ｉ４１が電位が電源端子ｖｃ０と等しい場
合にはＭＯＳトランジスタＭ４１には１ｍＡ以上の電流
が流れることになる。この実施例の場合も、ＭＯＳトラ
ンジスタＭ１１のソース−ドレイン間電位が０．３ｖで
あるとすると、前記従来例の場合と比ベトレイン電流が
次にコントロール人力Ｉｌｌの電位が接地端子ＧＮＤと
同電位である場合について説明する。
この場合ＭＯ３トランジスタＭｌｌはオフしており、Ｍ
ＯＳトランジスタＭ１２はオンしている。
ＯＳトランジスタＭ１２はオンしている。
よってトランジスタＱｌ ｌ、Ｑｌ ２．Ｑｌ ３にベ
ース電流が供給されないばかりか、積極的にベース電位
が接地端子ＧＮＤと同電位に引き下げられるので、カレ
ント・ミラー回路はオフする。
ース電流が供給されないばかりか、積極的にベース電位
が接地端子ＧＮＤと同電位に引き下げられるので、カレ
ント・ミラー回路はオフする。
この際前記従来例では、ＭＯＳトランジスタＭ４１には
電流が流れていたが、この実施例においては消費電流は
まったくゼロとなる。
電流が流れていたが、この実施例においては消費電流は
まったくゼロとなる。
尚、ＭＯＳトランジスタＭ１２は何らかの原因で、ＭＯ
ＳトランジスタＭｌｌにリークが生じて、このリーク電
流がトランジスタＱｌ １．Ｑｌ ２゜Ｑｌ３のベース
電流となって、カレント・ミラー回路が働き、消費電流
がゼロとならなくなることを防止する役目と、カレント
・ミラー回路がオフする際、各トランジスタのベースに
残っているチャージを素速く放電し、スイッチング時間
を速くする役目をもっている。また、前記ではＭＯＳト
ランジスタＭｌｌのバックゲートは接地端子ＧＮＤへ接
続するとしたが、バックゲートをベースの共通接続点へ
接続しても何ら問題ない。
ＳトランジスタＭｌｌにリークが生じて、このリーク電
流がトランジスタＱｌ １．Ｑｌ ２゜Ｑｌ３のベース
電流となって、カレント・ミラー回路が働き、消費電流
がゼロとならなくなることを防止する役目と、カレント
・ミラー回路がオフする際、各トランジスタのベースに
残っているチャージを素速く放電し、スイッチング時間
を速くする役目をもっている。また、前記ではＭＯＳト
ランジスタＭｌｌのバックゲートは接地端子ＧＮＤへ接
続するとしたが、バックゲートをベースの共通接続点へ
接続しても何ら問題ない。
第６図は本発明の第５の実施例の回路図である。
この実施例は第１の実施例のトランジスタＱ１１゜Ｑｌ
２．Ｑｌ３で構成されているカレント・ミラー回路をＮ
ｃｈ型であるＭＯＳトランジスタＭ２１、Ｍ２２．Ｍ２
３で置き換えたものである。
２．Ｑｌ３で構成されているカレント・ミラー回路をＮ
ｃｈ型であるＭＯＳトランジスタＭ２１、Ｍ２２．Ｍ２
３で置き換えたものである。
動作については第４の実施例と同じである。
第７図は本発明の第６の実施例である。この実施例は第
４の実施例のＮｃｈ型であるＭＯＳトランジスタＭｌｌ
をＰｃｈ型であるＭＯＳトランジスタＭ３１に置き換え
、ＭＯＳトランジスタＭ３１とＭ３２のそれぞ九のゲー
トを直接コントロール人力Ｉ３１へ接続したものである
。また、ＭＯＳトランジスタＭ３１のバックゲートはそ
のソース側つまり、トランジスタＱ３１のコレクタへ接
続されている。
４の実施例のＮｃｈ型であるＭＯＳトランジスタＭｌｌ
をＰｃｈ型であるＭＯＳトランジスタＭ３１に置き換え
、ＭＯＳトランジスタＭ３１とＭ３２のそれぞ九のゲー
トを直接コントロール人力Ｉ３１へ接続したものである
。また、ＭＯＳトランジスタＭ３１のバックゲートはそ
のソース側つまり、トランジスタＱ３１のコレクタへ接
続されている。
動作について説明する。コントロール入力Ｉ３１の電位
が電源端子ＶＣＣと等しい場合にはＭＯＳトランジスタ
Ｍ３１はオフし、ＭＯＳトランジスタＭ３２はオンして
、トランジスタＱ３１．Ｑ３２゜Ｑ３３のベースへベー
ス電流が供給されなくなり、かつベース電位が接地端子
ＧＮＤの電位と同電位となるのでカレント・ミラー回路
はオフし、消費電流はゼロとなる。
が電源端子ＶＣＣと等しい場合にはＭＯＳトランジスタ
Ｍ３１はオフし、ＭＯＳトランジスタＭ３２はオンして
、トランジスタＱ３１．Ｑ３２゜Ｑ３３のベースへベー
ス電流が供給されなくなり、かつベース電位が接地端子
ＧＮＤの電位と同電位となるのでカレント・ミラー回路
はオフし、消費電流はゼロとなる。
次にコントロール入力Ｉ３１の電位が接地端子ＧＮＤと
同電位である場合には、ＭＯＳトランジスタＭ３１はオ
ンし、ＭＯＳトランジスタＭ３２はオフし、トランジス
タＱ３１．Ｑ３２．Ｑ３３にベース電流が流れ、カレン
ト・ミラー回路として動作する。
同電位である場合には、ＭＯＳトランジスタＭ３１はオ
ンし、ＭＯＳトランジスタＭ３２はオフし、トランジス
タＱ３１．Ｑ３２．Ｑ３３にベース電流が流れ、カレン
ト・ミラー回路として動作する。
尚この場合、ＭＯＳトランジスタＭ３１のしきい値電圧
Ｖ、は、トランジスタのベース−エミッタ間順方向電圧
（約０．７Ｖ）より低くないとＭＯＳトランジスタＭ３
１はオンしないので、ＭＯＳトランジスタＭ３１のしき
い値電圧は、ベース−エミッタ間順方向電圧より低い必
要がある。
Ｖ、は、トランジスタのベース−エミッタ間順方向電圧
（約０．７Ｖ）より低くないとＭＯＳトランジスタＭ３
１はオンしないので、ＭＯＳトランジスタＭ３１のしき
い値電圧は、ベース−エミッタ間順方向電圧より低い必
要がある。
以上説明したように本発明は、カレント・ミラー回路が
トランジスタで構成されている場合、入力となっている
トランジスタのコレクタとベースの共通接続点とをＭＯ
Ｓトランジスタを介して接続することにより、また、カ
レント・ミラー回路がＭＯＳトランジスタで構成されて
いる場合、入力となっているＭＯＳトランジスタのドレ
インとゲートの共通接続点とをＭＯＳトランジスタな介
して接続することにより、オン・オフ可能で、かつオフ
時には消費電流がゼロとなるカレント・ミラー回路を得
ることが出来る。
トランジスタで構成されている場合、入力となっている
トランジスタのコレクタとベースの共通接続点とをＭＯ
Ｓトランジスタを介して接続することにより、また、カ
レント・ミラー回路がＭＯＳトランジスタで構成されて
いる場合、入力となっているＭＯＳトランジスタのドレ
インとゲートの共通接続点とをＭＯＳトランジスタな介
して接続することにより、オン・オフ可能で、かつオフ
時には消費電流がゼロとなるカレント・ミラー回路を得
ることが出来る。
また、集積回路化した場合、従来のオン・オフ可能なカ
レント・ミラー回路に比ベペレット面積を小さくするこ
とが出来るので、ペレット原価を下げることが出来かつ
、歩留を向上させることが出来る。
レント・ミラー回路に比ベペレット面積を小さくするこ
とが出来るので、ペレット原価を下げることが出来かつ
、歩留を向上させることが出来る。
第１図は本発明の第１の実施例の回路図、第２図は本発
明の第２の実施例の回路図、第３図は本発明の第３の実
施例の回路図、第４図は従来例の回路図、第５図、第６
図および第７図はそれぞれ本発明の第４．第５および第
６の実施例の回路図である。 代理人 弁理士 内 原 晋 第３図 第２．−図 Ｍ４図 トフンジンし名Ω４ｚ 第７図
明の第２の実施例の回路図、第３図は本発明の第３の実
施例の回路図、第４図は従来例の回路図、第５図、第６
図および第７図はそれぞれ本発明の第４．第５および第
６の実施例の回路図である。 代理人 弁理士 内 原 晋 第３図 第２．−図 Ｍ４図 トフンジンし名Ω４ｚ 第７図
Claims (4)
- （１）トランジスタで構成されたカレント・ミラー回路
において、各トランジスタのベースの共通接続点と入力
となるトランジスタのコレクタとをＭＯＳトランジスタ
を介して接続し、このＭＯＳトランジスタのゲートに制
御入力を与えることを特徴とするカレント・ミラー回路
。 - （２）ＭＯＳトランジスタで構成されたカレント・ミラ
ー回路において、各ＭＯＳトランジスタのゲートの共通
接続点と入力となるＭＯＳトランジスタのドレインと他
のＭＯＳトランジスタを介して接続し、該他のＭＯＳト
ランジスタのゲートに制御入力を与えることを特徴とす
るカレント・ミラー回路。 - （３）特許請求の範囲第１項のカレント・ミラー回路に
おいて、前記ベースの共通接続点と基準点との間に他の
ＭＯＳトランジスタを設け、この他のＭＯＳトランジス
タと前記ＭＯＳトランジスタとを前記制御入力に応答し
て相補的にオン、オフさせることを特徴とするカレント
・ミラー回路。 - （４）特許請求の範囲第２項のカレント・ミラー回路に
おいて、前記ゲートの共通接続点と基準点との間にさら
に他のＭＯＳトランジスタを設け、このさらに他のＭＯ
Ｓトランジスタと前記他のＭＯＳトランジスタとを前記
制御入力に応答して相補的にオン、オフさせることを特
徴とするカレント・ミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1299340A JPH02216903A (ja) | 1988-11-21 | 1989-11-17 | カレント・ミラー回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29502288 | 1988-11-21 | ||
| JP63-295022 | 1988-11-21 | ||
| JP1299340A JPH02216903A (ja) | 1988-11-21 | 1989-11-17 | カレント・ミラー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02216903A true JPH02216903A (ja) | 1990-08-29 |
Family
ID=26560092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1299340A Pending JPH02216903A (ja) | 1988-11-21 | 1989-11-17 | カレント・ミラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02216903A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04257906A (ja) * | 1991-02-13 | 1992-09-14 | Nec Corp | 定電流回路 |
| JP2006109484A (ja) * | 2004-10-06 | 2006-04-20 | Agere Systems Inc | 高速のターンオン時間を有する電流ミラー |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541051A (en) * | 1978-09-18 | 1980-03-22 | Nippon Telegr & Teleph Corp <Ntt> | Identification system for outgoing subscriber |
| JPH01137707A (ja) * | 1987-11-24 | 1989-05-30 | Nec Corp | 電流オン・オフ機能付ハイインピーダンス回路 |
-
1989
- 1989-11-17 JP JP1299340A patent/JPH02216903A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541051A (en) * | 1978-09-18 | 1980-03-22 | Nippon Telegr & Teleph Corp <Ntt> | Identification system for outgoing subscriber |
| JPH01137707A (ja) * | 1987-11-24 | 1989-05-30 | Nec Corp | 電流オン・オフ機能付ハイインピーダンス回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04257906A (ja) * | 1991-02-13 | 1992-09-14 | Nec Corp | 定電流回路 |
| JP2006109484A (ja) * | 2004-10-06 | 2006-04-20 | Agere Systems Inc | 高速のターンオン時間を有する電流ミラー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4816705A (en) | Bi-CMOS logic circuit | |
| JPS62171216A (ja) | 半導体論理回路 | |
| JPH02216903A (ja) | カレント・ミラー回路 | |
| US5608350A (en) | Operational amplifier with control sequence circuit | |
| US5670893A (en) | BiCMOS logic circuit with bipolar base clamping | |
| WO1989002676A1 (en) | Complementary noise-immune logic | |
| JPH0358620A (ja) | ＢｉＭＯＳ型半導体集積回路 | |
| JPS62188090A (ja) | 電圧検出回路 | |
| JPH03156967A (ja) | 出力回路 | |
| JP2637773B2 (ja) | 相補型ｍｏｓ集積回路 | |
| JPS6175618A (ja) | 相補形ＢｉＭＩＳ３ステ−トゲ−ト回路 | |
| JPH0683058B2 (ja) | 出力回路 | |
| JPH0497616A (ja) | レベルシフタ回路 | |
| JPH0536280A (ja) | 半導体集積装置 | |
| JP3106593B2 (ja) | 差動増幅回路 | |
| JP3068355B2 (ja) | インバータ回路 | |
| JP2836533B2 (ja) | 半導体集積回路 | |
| JP3008426B2 (ja) | ＢｉＣＭＯＳゲート回路 | |
| JP3552931B2 (ja) | 出力回路 | |
| JP2686101B2 (ja) | バッファ回路 | |
| JPH07154166A (ja) | 演算増幅回路 | |
| JP2861717B2 (ja) | ＢｉＣＭＯＳ回路 | |
| JPS63305615A (ja) | バッファ回路 | |
| JPH0435221A (ja) | トライステート出力バッファ回路 | |
| JPS59121512A (ja) | Ｍｏｓ電源切断回路 |