JPH02217016A - 位相可変回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 本発明は位相可変回路に関し、 任意の信号周波数に対応し簡易に位相を変えることを目
的とし、 遅延部と２組の乗算器と加算器とを具備し、入力信号を
該遅延部により遅延して位相の異なる２組の信号を生成
し、それぞれに係数を乗じた値を加算して該入力信号に
対し所要位相差を持つ信号を出力する位相可変回路であ
って、 前記２組の信号の位相差と所要位相差とに基づき該係数
を設定する係数設定部を設け、該遅延部による入力信号
の遅延量に応じて該係数を設定し所要位相差の信号を出
力するように構成する。

〔産業上の利用分野〕

本発明は、位相可変回路の改良に関する。

入力信号に対し所要の位相差を持つ信号を発生する位相
可変回路として、遅延回路により互いに９０’の位相差
を持つ信号を作り出し、それぞれに係数を乗じて加算す
る方式が採用されているが、遅延回路の遅延量に誤差が
あると発生する信号の位相に誤差が生じ、また入力信号
の周波数を変えるような場合は、それぞれの周波数に対
応する遅延回路が必要となる。

このため、信号の遅延量に対応して位相を変える簡易な
位相可変回路が求められている。

〔従来の技術］ 第５図は従来の位相可変回路ブロック図である。

第５図に示す位相可変回路は、 Ｍ　　ｓｉｎ　　ω　Ｌ　　ＬＮ　　ｃｏｓ　　ω　を
−（Ｍ２＋ＮＺ）　Ｉ／２　・ｓｉｎ　　（ωを十θ）
（１）θ＝ｊａｎ　−’　（Ｍ　／Ｎ　） の原理を利用したもので、遅延回路１３を用いて入力信
号（例えばクロックの源信号）ｓｉｎωｔに対し９０６
の位相差を持つ信号−ｃｏｓωＬを作り出し、乗算器２
Ａ、２Ｂによりそれぞれ係数Ｍ、Ｎを掛けた二つの信号
Ｍ　ｓｉｎωｔ、−Ｎｃｏｓωｔを加算器３で加算して
、入力信号に対し位相差θを持つ信号ｓｉｎ　（ωｔ＋
θ）を出力する。

なお、係数Ｍ、Ｎはそれぞれ、Ｍ　””ＣｏＳ　θ、Ｎ
＝ｓｉｎ　θである。

〔発明が解決しようとする課題〕

９０°の位相差を持つ二つの信号を作り出して位相を変
える上記従来の方式では、遅延回路が周波数に依存する
ため、遅延量が固定であると単一周波数に対してしか９
０°の位相差が得られず、複数の周波数に対処するため
には遅延回路を切り換えなければならない。

また、遅延回路には誤差があるため合成の結果得られる
信号の位相が必ずしも正規の値θにならないといった課
題もある。

本発明は上記問題点に鑑み、位相誤差が少なく且つ対象
周波数を増加し得る位相可変回路を提供することを目的
とする。

〔課題を解決するための手段〕

上記目的を達成するため、本発明の位相可変回路は、第
１図実施例の位相可変回路ブロック図に示すように、 遅延部（１）と２組の乗算器（２＾、２Ｂ）と加算器（
３）とを具備し、位相の異なる２組の信号を生成してそ
れぞれに係数（ａ、ｂ）を乗じた値を加算する位相可変
回路において、 前記２組の信号の位相差（α）と所要位相差（θ）とに
基づき該係数（ａ、ｂ）を設定する係数設定部（４）を
設ける。

〔作　用〕

本発明の原理を第３図本発明の位相可変方式説明図を参
照しつつ説明する。

なお、位相差αを有する２組の信号として、入力信号に
対し、一方を遅延し他方を遅延しない場合を例とする。

従って位相差αは遅延部１における他方の信号の位相遅
れ（以下位相量と称する）となる。

第３図において、ベクトルＯＰは、遅延を受けない入力
信号を、ベクトル０口は遅延部１により位相がαだけ遅
れた信号を表す。

この２つのベクトルから、所望の位相角θを持つベクト
ルＯＲを合成する。このときの係数ａ、　　ｂは以下の
ようになる。

ベクトルＯＰ゛　　＋へクトル００’　　−ベクトル０
１？とじて、 ａ＜１．０　＞＋ｂ＜ｃｏｓ　ａｔ、　　−５ｉｎ　α
＞−＜ｃｏｓ　　θ、　ｓｉｎ　　θ〉 ＜ａ＋ｂ　−ｃｏｓ　ｃｘ、　−ｂ　−５ｉｎ　ｃｘ＞
＝＜ｃｏｓ　　θ、　ｓｉｎ　　θ〉（２）であるから
、 ａ　＋　ｂ　−ｃｏｓ　α＝ｃｏｓ　θｂ　−５ｉｎ　
α＝ｓｉｎ　θ となる。（２）式より、 ｂ＝−ｓｉｎ　θ／５ｉｎｃｘ ＝　　ｓｉｎ　　（θ−１８０”　）　／ｓｉｎ　α　
　　　　（３）ａ”’ｃｏｓ　θ−ｂ−ｃｏｓα ＝　ｃｏｓ　θ＋ｃｏｓ　ｃｘ　ｓｉｎ　θ／ｓｉｎ　
α＝（ｓｉｎα’　ｃｏｓ　θ＋ｓｉｎ　０°ＣＯ８α
）　／ｓｉｎ　ａ＝ｓｉｎ　　（θ＋α）／ｓｉｎ　α
　　　　　　　　（４）を得る。

（３）式と（４）式とを比較すると、係数ａとｂとは、
第４図係数の位相関係を表す図に示すように、振幅が（
１／ｓｉｎ　α）の正弦波で、ｂの位相はａよりも（１
８０’−α）だけ進んでいることが分かる。

以上に基づいて、係数設定部４は、与えられた入力信号
の周波数に対して遅延部１で得られる位相量αと所要位
相差θとから、（３）、　（４）式に基づき係数ａ、ｂ
の値を求め、乗算器２Ａ、２Ｂに出力する。

この結果、乗算器２Ａ、　２Ｂならびに加算器３により
、所要位相差θの信号が出力される。

従って、予め信号周波数に対する遅延部１における位相
量αを求めておけば、１組の遅延回路で正確に位相を変
えることが可能となる。

〔実施例〕

本発明の実施例を図を用いて詳細に説明する。

第１図は実施例の位相可変回路ブロック図、第２図は実
施例の係数設定部ブロック図である。

第１図において、 １は遅延部で、所定周波数に対し遅延量が固定された１
個の遅延回路１３より構成されるもの、２Ａ、２Ｂは乗
算器で、乗算器２Ａは遅延を受けない入力信号と係数ａ
とを、また乗算器２Ｂは遅延部１により遅延された信号
と係数すとをそれぞれ乗算するもの、 ３は加算器で、乗算器２Ａ、２Ｂの出力を加算するもの
、 ４は係数設定部で、後述するように、遅延回路１３によ
る位相量（２組の信号の位相差に対応）αと、入力信号
と出力信号との位相差、即ち所要位相差θとに基づき係
数ａ、ｂを求めて乗算器２八、２Ｂに出力するものであ
る。

なお、前述したように、一般には遅延を受けた２組の信
号の位相差をαとするが、ここでは一方の信号は入力信
号そのものであるから、αは遅延回路１３による入力信
号の位相量に対応し、位相誤差を改善する目的の場合は
、対象周波数に対し９０゜の位相量を持つような遅延回
路１３が用意される。

以上の位相可変回路において、係数ａ、ｂを設定する係
数設定部４の１例を第２図に示す。

即ち、係数設定部４は、制御部５と、ディジタルの足算
器６Ａ　、　６Ｂと、５ｉｎＯ値が書き込まれたｓｉｎ
メモリ７八、へ７Ｂと、Ｄ／Ａ変換器８Ａ、　８Ｂと、
ｓｉｎの逆数が書き込まれた１／ｓｉｎ　αメモ１月Ｏ
ならびにＤ／Ａ変換器１１と、乗算器９Ａ、　９Ｂとか
らなり、以下に示す動作で係数ａ、ｂを設定する。

制御部５より、変化させたい位相（所要位相量）θ、遅
延回路１３による位相量α及び−１８０６の各便が複数
ビットのディジタル信号で与えられる。

これにより、足算器２Ａは〔θ十α〕を、足算器２Ｂは
〔θ−１８０°〕をそれぞれ演算し、演算結果によりそ
れぞれｓｉｎメモリ７Ａ、７Ｂをアドレスする。

これにより、ｓｉｎメモリ７＾、７Ｂよりそれぞれｓｉ
ｎ　（θ十α）、５ｉｎ（θ−１８０’　）の値が読出
される。

一方、制御部５より出力された位相量αの値を持つ複数
ビットのディジタル信号は、１／ｓｉｎαメモＩ月０を
アドレスし、１／ｓｉｎαの値が読出される。

以上のごとく読出されたｓｉｎ　（θ十α）　、５ｉｎ
（θ−１８０’　）ならびにｌ／ｓｉｎ　αの各便はＤ
／Ａ変換器８Ａ、８Ｂ、１１でそれぞれアナログ量に変
換され、乗算器９Ａ、９Ｂにより乗算されて、 ａ＝ｓｉｎ　　（θ十α）／ｓｉｎα ｂ＝ｓｉｎ　　（θ−１３Ｑ　’　　）　／ｓｉｎ　　
ａの値を持つ係数ａ、ｂが乗算器７Ａ、７Ｂに出力され
る。

なお、位相量αは、予め入力信号の周波数に対して測定
され、図示省略したメモリに格納されて制御部５により
読出される。

以下、乗算器２Ａ、２Ｂよりそれぞれａ−ｓｉｎωｔ、
ｂ・ｓｉｎ　　（ωＬ−α）が出力され、加算器３より
、所望の位相差θを持つ出力信号ｓｉｎ　（ωｔ−１−
θ）が出力される。

（他の実施例の説明） 上述の実施例では、ｓｉｎの値が書き込まれたメモリの
みを用いたが、ｃｏｓＯ値が書き込まれたメモリを用い
ても同様であり、さらに、メモリにｓｉｎ　　（θ十α
）／ｓｉｎα、 ｓｉｎ　　（θ−１８０°）／ｓｉｎαを書き込んだも
のを用いても構わない。その場合、メモリのアドレスに
はαを表すアドレスがさらに必要で、乗算器９Ａ、９Ｂ
は不要となる。

また（ａ、ｂ）の値として （ｓｉｎ　　（θ」−α）、５ｉｎ（θ−１８０°　）
）のみを出力し、振幅の制御は位相のみを制御したあと
で帰還をかけることにより一定振幅に自動的に調整され
るようにしてもよい。

また、乗算のところを除算で実現してもよく、遅延部１
と乗算器２Ａ、２Ｂとの順序を入れ換えても構わない。

さらに、すべてをディジタル演算またはアナログ演算で
行ってもよい。

〔発明の効果］ 以上説明したように、本発明によれば信号の周波数に応
じた遅延回路の位相量αならびに所要位相差θに基づき
係数を設定するため、遅延回路の誤差が補正でき、異な
る周波数に対し１組の固定遅延回路で対処できる等位相
可変回路の性能向上に寄与するところが大きい。

第２図は実施例の係数設定部ブロック回、第３図は本発
明の位相可変方式説明図、第４図は係数の位相関係を表
す図、 第５図は従来の位相可変方式説明図である。

図中、１は遅延部、２＾、２＋１は乗算器、３は加算器
、４は係数設定部、５は制御部、６＾、６Ｂは足算器、
７＾、７Ｂはｓｉｎメモリ、８Ａ、８Ｂ、１１はＤ／八
へ換器、９Ａ、９Ｂは乗算器、１０は１／ｓｉｎ　ａメ
モリである。

Claims (1)

1. 【特許請求の範囲】 遅延部（１）と２組の乗算器（２Ａ、２Ｂ）と加算器（
   ３）とを具備し、入力信号を該遅延部（１）により遅延
   して位相の異なる２組の信号を生成し、それぞれに係数
   （ａ、ｂ）を乗じた値を加算して該入力信号に対し所要
   位相差（θ）を持つ信号を出力する位相可変回路であっ
   て、 前記２組の信号の位相差（α）と所要位相差（θ）とに
   基づき該係数（ａ、ｂ）を設定する係数設定部（４）を
   設け、該遅延部（１）による入力信号の遅延量に応じて
   該係数（ａ、ｂ）を設定し所要位相差の信号を出力する
   ことを特徴とする位相可変回路。