JPH02219150A - バス異常検出回路 - Google Patents
バス異常検出回路Info
- Publication number
- JPH02219150A JPH02219150A JP1041227A JP4122789A JPH02219150A JP H02219150 A JPH02219150 A JP H02219150A JP 1041227 A JP1041227 A JP 1041227A JP 4122789 A JP4122789 A JP 4122789A JP H02219150 A JPH02219150 A JP H02219150A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bus
- circuit
- bus line
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［１！要］
バスラインで接続される情報処理装置におけるバス異常
検出回路に関し、 複数のバスライン上のエラーを同時に検出することがで
きるバス異常検出回路を提供することを目的とし、 プロセッサとプロセッサが接続されるバスラインを有す
る情報処理装置において、前記バスラインごとに設けら
れバスライン上の信号の変化を検出する変化検出回路と
、該変化検出回路の各出力が入力するオア回路と、該オ
ア回路−の出力と前記バスライン上の信号が確定してい
ることを保証する信号が入力するアンド回路と、により
構成した。
検出回路に関し、 複数のバスライン上のエラーを同時に検出することがで
きるバス異常検出回路を提供することを目的とし、 プロセッサとプロセッサが接続されるバスラインを有す
る情報処理装置において、前記バスラインごとに設けら
れバスライン上の信号の変化を検出する変化検出回路と
、該変化検出回路の各出力が入力するオア回路と、該オ
ア回路−の出力と前記バスライン上の信号が確定してい
ることを保証する信号が入力するアンド回路と、により
構成した。
［産業上の利用分野］
本発明は、バスラインで接続される情報処理装置におけ
るバス異常検出回路に関する。
るバス異常検出回路に関する。
従来、アドレスバスの異常の検出は、パリティチエツク
により行うのが一般的である。しかしながら、パリティ
チエツクではアドレスバスの異常検出能力に制限があり
、ノイズなどにより複数のアドレスバス上の信号が同時
に変化を受ける場合には、これらのエラーを同時に検出
することができず、エラー検出手段としては不十分な点
があった。
により行うのが一般的である。しかしながら、パリティ
チエツクではアドレスバスの異常検出能力に制限があり
、ノイズなどにより複数のアドレスバス上の信号が同時
に変化を受ける場合には、これらのエラーを同時に検出
することができず、エラー検出手段としては不十分な点
があった。
ノイズなどによってアドレスバスの情報に誤りが生じる
と、システムの異常が生じる原因にもなるので、バスラ
インの異常を検出することが必要になる。
と、システムの異常が生じる原因にもなるので、バスラ
インの異常を検出することが必要になる。
［従来の技術］
従来では、バスの異常に対して有効な対策が少なく、第
１２図に示すように、パリティチエツクにより行うのが
一般的であった。
１２図に示すように、パリティチエツクにより行うのが
一般的であった。
第１２図において、１はプロセッサ、２はメモリ、３は
プロセッサ１とメモリ２を接続するバスラインである。
プロセッサ１とメモリ２を接続するバスラインである。
バスライン３にはパリティチエツク回路４が設けられ、
このパリティチエツク回路４によりバスライン３上のデ
ータのチエツクを行っていた。
このパリティチエツク回路４によりバスライン３上のデ
ータのチエツクを行っていた。
［発明が解決しようとする課題］
しかしながら、このような従来のパリティチエツクでは
エラーの検出能力に制限があり、例えば１ビツトのパリ
ティを付加した場合では高々１ビツトの誤りしか検出す
ることができなかった。このため、ノイズなどによって
複数のバス上の信号が同時に２つ以上変化を有している
場合には、これらのエラーを同時に検出することができ
ず、装置の信頼性が低下することに問題点があった。
エラーの検出能力に制限があり、例えば１ビツトのパリ
ティを付加した場合では高々１ビツトの誤りしか検出す
ることができなかった。このため、ノイズなどによって
複数のバス上の信号が同時に２つ以上変化を有している
場合には、これらのエラーを同時に検出することができ
ず、装置の信頼性が低下することに問題点があった。
本発明は、このような従来の問題点に鑑みてなされたも
のであって、複数のバスライン上のエラーを同時に検出
することができるバス異常検出回路を提供することを目
的としている。
のであって、複数のバスライン上のエラーを同時に検出
することができるバス異常検出回路を提供することを目
的としている。
［課題を解決するための手段］
第１図は本発明の基本構成図である。
第１図において、１１はプロセッサ、１４はプロセッサ
１１が接続されるバスライン、１７は前記バスライン１
４ごとに設けられバスライン１４上の信号の変化を検出
する変化検出回路、２４は該変化検出回路１７の各出力
が入力するオア回路、２５は該オア回路２４の出力と前
記バスライン１４の信号が確定していることを保証する
信号Ａが入力するアンド回路である。
１１が接続されるバスライン、１７は前記バスライン１
４ごとに設けられバスライン１４上の信号の変化を検出
する変化検出回路、２４は該変化検出回路１７の各出力
が入力するオア回路、２５は該オア回路２４の出力と前
記バスライン１４の信号が確定していることを保証する
信号Ａが入力するアンド回路である。
［作用］
本発明においては、バスライン上の信号が確定している
ことを保証する信号が出力されているｈ間内において、
複数のバスライン上においてノイズなどにより信号が変
化したときは、これらの信号の変化は変化検出回路によ
り検出される。
ことを保証する信号が出力されているｈ間内において、
複数のバスライン上においてノイズなどにより信号が変
化したときは、これらの信号の変化は変化検出回路によ
り検出される。
したがって、複数のバスライン上におけるエラーの発生
を同時に検出することができる。すなわち、ノイズなど
によりバスの異常を確実に検知することができる。その
結果、装置の信頼性を向上さぼることができる。
を同時に検出することができる。すなわち、ノイズなど
によりバスの異常を確実に検知することができる。その
結果、装置の信頼性を向上さぼることができる。
［実施例］
以下、本発明の実施例を図面に基づいて説明する。
第２図〜第１０図は本発明の一実施例を示す図である。
まず、構成を説明すると、第３図において、１１はプロ
セッサ、１２はメモリ、１３は入出力装置である。プロ
セッサ１１とメモリ１２およびメモリ１２と入出力装＠
１３はアドレスバス１４Ａ。
セッサ、１２はメモリ、１３は入出力装置である。プロ
セッサ１１とメモリ１２およびメモリ１２と入出力装＠
１３はアドレスバス１４Ａ。
１４Ｂ、データバス１４Ｃ，１４Ｄおよび制御バス１５
Ａ、１５Ｂによりそれぞれ接続されている。
Ａ、１５Ｂによりそれぞれ接続されている。
プロセッサ１１はアドレスバス１４Ａを介してアドレス
を、データバス１４Ｃを介してデータを、制御バス１５
Ａを介して各種のステータス情報を出力している。これ
らのステータス情報のうち、アドレスバス１４Ａ、１４
Ｂおよびデータバスコ４Ｃ，１４Ｄ上の信号が確定して
いることを保証する信号をここでは信号Ａという。
を、データバス１４Ｃを介してデータを、制御バス１５
Ａを介して各種のステータス情報を出力している。これ
らのステータス情報のうち、アドレスバス１４Ａ、１４
Ｂおよびデータバスコ４Ｃ，１４Ｄ上の信号が確定して
いることを保証する信号をここでは信号Ａという。
この信＠Ａは、プロセッサ１１に限らず、伯の制御装置
が出す信号であっても良い。
が出す信号であっても良い。
次に、第２図において、アドレスバス１４Ａのそれぞれ
には検出信号線１６がそれぞれ接続され、検出信号線１
６には変化検出回路１７がそれぞれ設けられている。変
化検出回路１７はアドレスバス１４Ａ上の信号の変化を
検出するもので、例えば、第４図に示すように、微分回
路１８、絶対値回路１９および立ち上がりトリガ型フリ
ップフロップ２０で構成される赤、または第６図に示す
ように、立ち上がりトリガ型フリップフロップ２７゜立
ち下がりトリガ型フリップフロップ２２およびオア回路
２３で構成されている。第４図の変化検出回路１７の出
力波形を第５図に、第６図の変化回路回路１７の出力波
形を第７図に、それぞれ示す。第２図中、２４は変化検
出回路１７の各出力が入力するオア回路、２５はオア回
路２４の出力と前記信号へが入力するアンド回路である
。信号ＡがＨレベルである期間は、アドレスバス１４Ａ
上の信号が確定しているので、変化検出回路１７で信号
の変化を検出した場合には、ノイズなどによって信号が
不当に変化したことを検出したことになる。
には検出信号線１６がそれぞれ接続され、検出信号線１
６には変化検出回路１７がそれぞれ設けられている。変
化検出回路１７はアドレスバス１４Ａ上の信号の変化を
検出するもので、例えば、第４図に示すように、微分回
路１８、絶対値回路１９および立ち上がりトリガ型フリ
ップフロップ２０で構成される赤、または第６図に示す
ように、立ち上がりトリガ型フリップフロップ２７゜立
ち下がりトリガ型フリップフロップ２２およびオア回路
２３で構成されている。第４図の変化検出回路１７の出
力波形を第５図に、第６図の変化回路回路１７の出力波
形を第７図に、それぞれ示す。第２図中、２４は変化検
出回路１７の各出力が入力するオア回路、２５はオア回
路２４の出力と前記信号へが入力するアンド回路である
。信号ＡがＨレベルである期間は、アドレスバス１４Ａ
上の信号が確定しているので、変化検出回路１７で信号
の変化を検出した場合には、ノイズなどによって信号が
不当に変化したことを検出したことになる。
なお、検出の対象となるバスはアドレスバス１４Ａに限
らず、他のアドレスバス１４Ｂ１またはデータバス１４
０．１４Ｄでも良い。２６はバス異常検出回路を示して
いる。
らず、他のアドレスバス１４Ｂ１またはデータバス１４
０．１４Ｄでも良い。２６はバス異常検出回路を示して
いる。
次に、動作を説明する。
今、第８図に示すように、信号Ａが１ルベルである時間
内に、アドレスバス１４Ａ上において信号にノイズによ
る変化ａとショートなどによる変化すが生じたとする。
内に、アドレスバス１４Ａ上において信号にノイズによ
る変化ａとショートなどによる変化すが生じたとする。
ノイズによる変化ａは、第４図の変化検出回路１７では
第９図に示すように検出される。
第９図に示すように検出される。
第９図中、（Ａ）は微分回路１８の出力を、（Ｂ）は絶
対値回路１９の出力を、（Ｃ）はフリップ７０ツブ２０
の出力を、それぞれ示す。
対値回路１９の出力を、（Ｃ）はフリップ７０ツブ２０
の出力を、それぞれ示す。
また、ショートなどによる変化すは、第６図の変化検出
回路１７では第１０図に示すように検出される。第１０
図中（Ａ）はショートによる変化を、（Ｂ）はフリップ
７０ツブ２７の出力を、（Ｃ）はフリップフロップ２２
の出力を、（Ｄ）はオア回路２３の出力を、それぞれ示
す。
回路１７では第１０図に示すように検出される。第１０
図中（Ａ）はショートによる変化を、（Ｂ）はフリップ
７０ツブ２７の出力を、（Ｃ）はフリップフロップ２２
の出力を、（Ｄ）はオア回路２３の出力を、それぞれ示
す。
このような変化検出回路１７からの検出信号は、オア回
路２４を介してアンド回路２５に入力し、一方、アンド
回路２５には信号へが入力しているので、アンド回路２
５はエラー信号を出力する。
路２４を介してアンド回路２５に入力し、一方、アンド
回路２５には信号へが入力しているので、アンド回路２
５はエラー信号を出力する。
このように、ノイズなどにより複数のバスライン上で同
時にエラーが生じたときは、これらのエラーを確実に検
出することができる。その結果、システムの信頼性を向
上させることができる。
時にエラーが生じたときは、これらのエラーを確実に検
出することができる。その結果、システムの信頼性を向
上させることができる。
次に、第１１図は本発明の伯の実施例を実施例す図であ
る。
る。
第１１図において、アドレスバス１４Ａには検出信号線
１６がそれぞれ接続され、各検出信号線１６には前記信
号ＡがＨレベルのとき閉じるスイッチ２７がそれぞれ設
けられている。
１６がそれぞれ接続され、各検出信号線１６には前記信
号ＡがＨレベルのとき閉じるスイッチ２７がそれぞれ設
けられている。
したがって、信号Ａが有効である時間内にアドレスバス
１４Ａ上の信号がノイズなどによって変化したときは、
変化検出回路１７で検出され、オア回路２４を介してエ
ラー信号として出力される。
１４Ａ上の信号がノイズなどによって変化したときは、
変化検出回路１７で検出され、オア回路２４を介してエ
ラー信号として出力される。
この例では、前記実施例で設けたアンド回路２５は不要
となる。また、スイッチ２７の代りに論理回路を用いて
もよい。なお、その他の構成および作用効果は、前記実
施例と同様である。
となる。また、スイッチ２７の代りに論理回路を用いて
もよい。なお、その他の構成および作用効果は、前記実
施例と同様である。
［発明の効果］
以上説明してきたように、バスライン上の信号が確定し
ていることを保証する信号が出力されている時間内にバ
スライン上の信号がノイズなどにより変化したときは、
これらを変化検出回路で検出するようにしたため、バス
ラインの異常を確実に検出することができ、その結果、
装置の信頼性を向上させることができる。
ていることを保証する信号が出力されている時間内にバ
スライン上の信号がノイズなどにより変化したときは、
これらを変化検出回路で検出するようにしたため、バス
ラインの異常を確実に検出することができ、その結果、
装置の信頼性を向上させることができる。
第１図は本発明の基本構成図、
第２図は本発明の一実施例を示す図、
第３図は全体構成図、
第４図は変化検出回路の一例を示す図、第５図は変化検
出回路の出力を示す図、第６図は変化検出回路の他の例
を示す図、第７図は変化検出回路の出力を示す図、第８
図は信号の変化の説明図、 第９図はノイズによる変化検出の説明図、第１０図はシ
ョートなどによる変化検出の説明図、 第１１図は本発明の他の実施例を示す図、第１２図は従
来例の説明図である。 １６：検出信号線、 １７：変化検出回路、 １８：微分回路、 １９：絶対値回路、 ２０〜２２：フリップフロップ、 ２３．２４：オア回路、 ２５：アンド回路、 ２６：バス異常検出回路、 ２７：スイッチ。
出回路の出力を示す図、第６図は変化検出回路の他の例
を示す図、第７図は変化検出回路の出力を示す図、第８
図は信号の変化の説明図、 第９図はノイズによる変化検出の説明図、第１０図はシ
ョートなどによる変化検出の説明図、 第１１図は本発明の他の実施例を示す図、第１２図は従
来例の説明図である。 １６：検出信号線、 １７：変化検出回路、 １８：微分回路、 １９：絶対値回路、 ２０〜２２：フリップフロップ、 ２３．２４：オア回路、 ２５：アンド回路、 ２６：バス異常検出回路、 ２７：スイッチ。
Claims (2)
- （１）プロセッサ（１１）とプロセッサ（１１）が接続
されるバスライン（１４）を有する情報処理装置におい
て、前記バスライン（１４）ごとに設けられバスライン
（１４）上の信号の変化を検出する変化検出回路（１７
）と、該変化検出回路（１７）の各出力が入力するオア
回路（２４）と、該オア回路（２４）の出力と前記バス
ライン（１４）上の信号が確定していることを保証する
信号Ａが入力するアンド回路（２５）と、を備えたこと
を特徴とするバス異常検出回路。 - （２）プロセッサ（１１）とプロセッサ（１１）が接続
されるバスライン（１４）を有する情報処理装置におい
て、前記バスライン上の信号が確定していることを保証
する信号Ａにより導通するスイッチ（２７）または論理
回路と、前記バスライン（１４）上の信号の変化をバス
ライン（１４）毎に検出する変化検出回路（１７）と、
該変化検出回路（１７）の出力が入力するオア回路（２
４）と、を備えたことを特徴とするバス異常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1041227A JP2725680B2 (ja) | 1989-02-20 | 1989-02-20 | バス異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1041227A JP2725680B2 (ja) | 1989-02-20 | 1989-02-20 | バス異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02219150A true JPH02219150A (ja) | 1990-08-31 |
| JP2725680B2 JP2725680B2 (ja) | 1998-03-11 |
Family
ID=12602526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1041227A Expired - Fee Related JP2725680B2 (ja) | 1989-02-20 | 1989-02-20 | バス異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2725680B2 (ja) |
-
1989
- 1989-02-20 JP JP1041227A patent/JP2725680B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2725680B2 (ja) | 1998-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950015189B1 (ko) | 광폭의 선입선출버퍼(fifo)의 에러검출장치 | |
| JP2725680B2 (ja) | バス異常検出回路 | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JPS6232814B2 (ja) | ||
| JP2864611B2 (ja) | 半導体メモリ | |
| JP2644112B2 (ja) | Ｆｉｆｏ試験診断回路 | |
| JP2583446B2 (ja) | クロック信号の停止検出回路 | |
| SU951406A1 (ru) | Запоминающее устройство с самоконтролем | |
| JPS5840674A (ja) | マイクロコンピュ−タの異常判定方法 | |
| JPS62226353A (ja) | Ｒａｓ回路付記憶装置 | |
| JPS63292342A (ja) | エラ−検出回路 | |
| JPS5816487B2 (ja) | コンピユ−タシステムにおける多重選択検出装置 | |
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| JPH01306929A (ja) | マイクロプロセッサ | |
| JPH0660922B2 (ja) | エンコ−ダの断線検出装置 | |
| JPS62206641A (ja) | 誤り検出回路 | |
| JPS6232559A (ja) | 優先選択検査方式 | |
| JPS62166449A (ja) | 論理装置の履歴記憶装置 | |
| JPS6155742A (ja) | エラ−検出方式 | |
| JPH06161794A (ja) | コンピュータシステムの誤動作防止方式 | |
| JPS5824813B2 (ja) | デ−タ処理装置 | |
| JPH0760391B2 (ja) | 誤り訂正機構 | |
| JPH03126149A (ja) | バスシステム診断方式 | |
| JPH04350746A (ja) | プロセッサ間の通信データチェック方式 | |
| JPS61250757A (ja) | 異常検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |