JPH0630061B2 - Ｃｐｕタイプ判別装置 - Google Patents
Ｃｐｕタイプ判別装置Info
- Publication number
- JPH0630061B2 JPH0630061B2 JP1040320A JP4032089A JPH0630061B2 JP H0630061 B2 JPH0630061 B2 JP H0630061B2 JP 1040320 A JP1040320 A JP 1040320A JP 4032089 A JP4032089 A JP 4032089A JP H0630061 B2 JPH0630061 B2 JP H0630061B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- execution time
- cpu type
- type
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 4
- 101100524645 Toxoplasma gondii ROM5 gene Proteins 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基本的な動作は同じであるが動作可能な基本
動作クロックの最高周波数（以下ＣＰＵタイプと称す）
が異なる複数種のＣＰＵが使用可能なコンピュータシス
テムのためのＣＰＵタイプ判別装置に関する。
動作クロックの最高周波数（以下ＣＰＵタイプと称す）
が異なる複数種のＣＰＵが使用可能なコンピュータシス
テムのためのＣＰＵタイプ判別装置に関する。
コンピュータシステムのＣＰＵ（中央処理ユニット）を
１〜数個のマイクロプロセッサとして集積する場合、そ
の動作速度と価格とは一般にトレードオフの関係にあ
る。その場合において、基本的な動作、すなわち大部分
あるいは全部の命令セットが共通であるがクロックの動
作可能な最高周波数が異なるチップすなわちCPUタイプ
の異なるチップを数種類用意し、使用目的に応じてそれ
らを選択して用いることがしばしば行なわれる。この
時、ＣＰＵ周辺のハードウェアとしては、最小限、基本
動作クロックの周波数をユニットの差し換えによって変
更するのみでＣＰＵタイプの変更に備えることができ、
これによって、例えば同一構成のCPU基板をベースとし
て複数種類のCPU基板のモデルをつくり出すことがで
き、ユーザは使用目的に応じてそれらの中から選択する
ことができる。ところが、管理上の要請から、基本ソフ
トウェア(0S)についてもモデル間で共通化する場合、ソ
フトウェアとしては使用目的の差、すなわち、高速処理
を要求されるＩ／Ｏ機器とのデータの入出力を行なうか
否かの差を実現しなければならない。例えば低速のモデ
ルには低速のプリンタが、高速のモデルには高速のプリ
ンタが接続されるが、この場合、CPUタイプの変更に応
じて入出力ドライバの部分を自動的に変更しなければな
らず、そのためには何らかの手段でＣＰＵタイプに関す
る情報をＣＰＵへ入力してやらなければならない。
１〜数個のマイクロプロセッサとして集積する場合、そ
の動作速度と価格とは一般にトレードオフの関係にあ
る。その場合において、基本的な動作、すなわち大部分
あるいは全部の命令セットが共通であるがクロックの動
作可能な最高周波数が異なるチップすなわちCPUタイプ
の異なるチップを数種類用意し、使用目的に応じてそれ
らを選択して用いることがしばしば行なわれる。この
時、ＣＰＵ周辺のハードウェアとしては、最小限、基本
動作クロックの周波数をユニットの差し換えによって変
更するのみでＣＰＵタイプの変更に備えることができ、
これによって、例えば同一構成のCPU基板をベースとし
て複数種類のCPU基板のモデルをつくり出すことがで
き、ユーザは使用目的に応じてそれらの中から選択する
ことができる。ところが、管理上の要請から、基本ソフ
トウェア(0S)についてもモデル間で共通化する場合、ソ
フトウェアとしては使用目的の差、すなわち、高速処理
を要求されるＩ／Ｏ機器とのデータの入出力を行なうか
否かの差を実現しなければならない。例えば低速のモデ
ルには低速のプリンタが、高速のモデルには高速のプリ
ンタが接続されるが、この場合、CPUタイプの変更に応
じて入出力ドライバの部分を自動的に変更しなければな
らず、そのためには何らかの手段でＣＰＵタイプに関す
る情報をＣＰＵへ入力してやらなければならない。
従来では、これを実現するために切換スイッチ等の回路
を追加する必要があり、また、クロック周波数の切換の
際には、それと共にこの切換スイッチを変更する操作が
必要であった。
を追加する必要があり、また、クロック周波数の切換の
際には、それと共にこの切換スイッチを変更する操作が
必要であった。
したがって本発明の目的は、そのために回路の変更又は
設定の変更をする必要のないＣＰＵタイプ判別装置を提
供することにある。
設定の変更をする必要のないＣＰＵタイプ判別装置を提
供することにある。
第１図は本発明に係るＣＰＵタイプ判別装置の原理構成
図である。図において、本発明のＣＰＵタイプ判別装置
は、CPU 10のタイプに応じて周波数の変更が可能な基本
制御クロック１２と、実時間で動作し該CPU 10よりアク
セス可能なタイマ１４とを具備するコンピュータシステ
ムのためのＣＰＵタイプの判別装置であって、該基本制
御クロック１２に基き、該CPU 10の制御命令からなる所
定回数のループを実行するループ実行手段５０と、該タ
イマ１４により該ループ実行手段５０の実行時間を計測
するループ実行時間計測手段５２と、実行時間とＣＰＵ
タイプとの関係を記憶する判別テーブル８０と、該実行
時間計測手段５２が計測した実行時間と該判別テーブル
８０内の実行時間とを比較してＣＰＵタイプを決定する
ＣＰＵタイプ決定手段５４とを具備することを特徴とす
るものである。
図である。図において、本発明のＣＰＵタイプ判別装置
は、CPU 10のタイプに応じて周波数の変更が可能な基本
制御クロック１２と、実時間で動作し該CPU 10よりアク
セス可能なタイマ１４とを具備するコンピュータシステ
ムのためのＣＰＵタイプの判別装置であって、該基本制
御クロック１２に基き、該CPU 10の制御命令からなる所
定回数のループを実行するループ実行手段５０と、該タ
イマ１４により該ループ実行手段５０の実行時間を計測
するループ実行時間計測手段５２と、実行時間とＣＰＵ
タイプとの関係を記憶する判別テーブル８０と、該実行
時間計測手段５２が計測した実行時間と該判別テーブル
８０内の実行時間とを比較してＣＰＵタイプを決定する
ＣＰＵタイプ決定手段５４とを具備することを特徴とす
るものである。
使用されるCPUタイプが変更されそれに合わせて基本制
御クロック１２の周波数が変更されるとループ実行手段
５０の実行時間が変化する。タイマ１４は基本制御クロ
ック１２の周波数に関係なく実時間を計測することがで
きるので、ループ実行時間計測手段５２が計測する実行
時間を判別テーブル８０内の時間と比較すればＣＰＵタ
イプが決定される。ループ実行手段５０、ループ実行時
間計測手段５２、ＣＰＵタイプ決定手段５４、及び判別
テーブル８０をファームウェアの形で組み込んでおけ
ば、何らの回路の追加なしでかつＣＰＵタイプ変更の操
作の必要のないＣＰＵタイプ判別装置が実現される。
御クロック１２の周波数が変更されるとループ実行手段
５０の実行時間が変化する。タイマ１４は基本制御クロ
ック１２の周波数に関係なく実時間を計測することがで
きるので、ループ実行時間計測手段５２が計測する実行
時間を判別テーブル８０内の時間と比較すればＣＰＵタ
イプが決定される。ループ実行手段５０、ループ実行時
間計測手段５２、ＣＰＵタイプ決定手段５４、及び判別
テーブル８０をファームウェアの形で組み込んでおけ
ば、何らの回路の追加なしでかつＣＰＵタイプ変更の操
作の必要のないＣＰＵタイプ判別装置が実現される。
第２図は本発明に係るＣＰＵタイプ判別装置の一実施例
が組み込まれたコンピュータシステムのブロック図であ
る。
が組み込まれたコンピュータシステムのブロック図であ
る。
CPU101は直接アクセス可能なレジスタ102を一体に集積
したマイクロプロセッサより成っている。制御クロック
ユニット121はCPU101へ制御クロックを供給するもの
で、CPU101のタイプに応じて差し換えが可能である。RO
M501には実行時間とＣＰＵタイプとの関係を表わすデー
タと後述のソフトウェアプログラムとがコード化されて
格納されている。RAM103には制御のためのデータ及び処
理データ等が格納される。タイマ141は実時間を計測す
る。これらのCPU101,ROM501,RAM103、及びタイマ141は
相互に内部バス110で接続されており、CPU101からその
他のユニットがアクセス可能である。
したマイクロプロセッサより成っている。制御クロック
ユニット121はCPU101へ制御クロックを供給するもの
で、CPU101のタイプに応じて差し換えが可能である。RO
M501には実行時間とＣＰＵタイプとの関係を表わすデー
タと後述のソフトウェアプログラムとがコード化されて
格納されている。RAM103には制御のためのデータ及び処
理データ等が格納される。タイマ141は実時間を計測す
る。これらのCPU101,ROM501,RAM103、及びタイマ141は
相互に内部バス110で接続されており、CPU101からその
他のユニットがアクセス可能である。
第３図はROM501に格納され、前述のループ実行手段５
０、ループ実行時間計測手段５２、及びＣＰＵタイプ判
別手段５４を実現するためのソフトウェアのフローチャ
ートである。CPU101が処理を開始すると、初期処理の形
でこれら一連の処理が実行される。まず、タイマ１４に
初期値０が設定され（ステップａ）、所定回数のループ
を開始する（ステップｂ）。所定の回数のループが終了
したらタイマ１４の値を読み込み（ステップｃ）、ROM5
01内に格納された判別テーブル内の値と比較する（ステ
ップｄ）。判別テーブル内にはそれぞれのタイプのＣＰ
Ｕが前記所定の回数を実行するのに要する時間が格納さ
れているので、実際のタイマ１４の値からＣＰＵタイプ
を決定することができる。決定されたＣＰＵタイプを表
わすコードをレジスタ102へ格納したら（ステップ
ｅ）、通常の処理へと移行する。
０、ループ実行時間計測手段５２、及びＣＰＵタイプ判
別手段５４を実現するためのソフトウェアのフローチャ
ートである。CPU101が処理を開始すると、初期処理の形
でこれら一連の処理が実行される。まず、タイマ１４に
初期値０が設定され（ステップａ）、所定回数のループ
を開始する（ステップｂ）。所定の回数のループが終了
したらタイマ１４の値を読み込み（ステップｃ）、ROM5
01内に格納された判別テーブル内の値と比較する（ステ
ップｄ）。判別テーブル内にはそれぞれのタイプのＣＰ
Ｕが前記所定の回数を実行するのに要する時間が格納さ
れているので、実際のタイマ１４の値からＣＰＵタイプ
を決定することができる。決定されたＣＰＵタイプを表
わすコードをレジスタ102へ格納したら（ステップ
ｅ）、通常の処理へと移行する。
以上述べてきたように本発明によれば、回路の変更又は
追加の必要がなく、設定変更の操作の必要のないＣＰＵ
タイプ判別装置が提供される。
追加の必要がなく、設定変更の操作の必要のないＣＰＵ
タイプ判別装置が提供される。
第１図は本発明の原理構成を表わす図、 第２図は本発明の一実施例におけるハードウェアのブロ
ック図、 第３図は本発明の一実施例におけるソフトウェアのフロ
ーチャート。 図において、 １２…基本制御クロック、 121…制御クロックユニット。
ック図、 第３図は本発明の一実施例におけるソフトウェアのフロ
ーチャート。 図において、 １２…基本制御クロック、 121…制御クロックユニット。
Claims (1)
- 【請求項１】ＣＰＵ(10)のタイプに応じて周波数の変更
が可能な基本制御クロック(12)と、実時間で動作し該Ｃ
ＰＵ(10)よりアクセス可能なタイマ(14)とを具備するコ
ンピュータシステムのためのＣＰＵタイプ判別装置であ
って、 該基本制御クロック(12)に基き、該ＣＰＵ(10)の制御命
令からなる所定回数のループを実行するループ実行手段
(50)と、 該タイマ(14)により該ループ実行手段(50)の実行時間を
計測するループ実行時間計測手段(52)と、 実行時間とＣＰＵタイプとの関係を記憶する判別テーブ
ル(80)と、 該実行時間計測手段(52)が計測した実行時間と該判別テ
ーブル(80)内の実行時間とを比較してＣＰＵタイプを決
定するＣＰＵタイプ決定手段(54)とを具備することを特
徴とするＣＰＵタイプ判別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1040320A JPH0630061B2 (ja) | 1989-02-22 | 1989-02-22 | Ｃｐｕタイプ判別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1040320A JPH0630061B2 (ja) | 1989-02-22 | 1989-02-22 | Ｃｐｕタイプ判別装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02220132A JPH02220132A (ja) | 1990-09-03 |
| JPH0630061B2 true JPH0630061B2 (ja) | 1994-04-20 |
Family
ID=12577320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1040320A Expired - Fee Related JPH0630061B2 (ja) | 1989-02-22 | 1989-02-22 | Ｃｐｕタイプ判別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0630061B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6409600B2 (ja) * | 2015-02-05 | 2018-10-24 | 富士通株式会社 | タイマ制御装置、無線通信装置及びタイマ制御方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245338A (ja) * | 1986-04-17 | 1987-10-26 | Sanyo Electric Co Ltd | デ−タ処理装置のソフトディレイ方式 |
| JPS63217425A (ja) * | 1987-03-06 | 1988-09-09 | Alps Electric Co Ltd | ル−プの自動調整方式 |
-
1989
- 1989-02-22 JP JP1040320A patent/JPH0630061B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02220132A (ja) | 1990-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0315275B1 (en) | Flexible asic microcomputer | |
| US5944840A (en) | Continuous monitor for interrupt latency in real time systems | |
| JPS6226732B2 (ja) | ||
| US5117387A (en) | Microprogrammed timer processor | |
| JPH02123449A (ja) | コンピュータ・システム及びコンピュータ・システムを作動させる方法 | |
| JPH0630061B2 (ja) | Ｃｐｕタイプ判別装置 | |
| JPH06214819A (ja) | 情報処理装置及びこの装置の評価システムならびに評価方法 | |
| US5761482A (en) | Emulation apparatus | |
| JPS59208661A (ja) | 計算機の負荷測定方法 | |
| US6882952B1 (en) | System and method for measuring bus frequency | |
| JP2624798B2 (ja) | 処理装置のデバッグ機構 | |
| JP2810317B2 (ja) | 制御命令演算処理装置 | |
| JPH0440532A (ja) | リアルタイム処理装置 | |
| JP2852074B2 (ja) | 情報処理装置における制御ボード内部設定のセットアップ回路 | |
| JP2000207003A (ja) | プログラマブルコントロ―ラ | |
| JPH0465732A (ja) | マイコンの動作効率解析方法 | |
| JPS6118045A (ja) | プログラムの暴走検出方式 | |
| JP2967741B2 (ja) | Ｃｐｕ互換性テスト装置 | |
| JP2591211B2 (ja) | 高速割込み処理装置 | |
| JP2536103B2 (ja) | デ―タ処理装置 | |
| JPH1078967A (ja) | データ処理装置並びにソート演算装置及びソート演算方法 | |
| JPS6128144A (ja) | トレ−ス動作実行装置 | |
| JP2558902B2 (ja) | 半導体集積回路装置 | |
| JPH04245332A (ja) | データ処理装置 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |