JPH02222167A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、相補型ＭＯ３半導体装置等の導電形式の異
なるトランジスタを形成した半導体装置の製造方法に関
するものである。

〔従来の技術〕

従来の相補型ＭＯ３半導体装置の製造方法を第２図に基
づいて説明する。

この半導体装置の製造工程よしては、まず第２図（ａ）
に示すように、ｎ形シリコン基板１の主表面に熱酸化に
よりシリコン酸化膜（図示せず）を成長させ、写真蝕刻
およびイオン注入により不純物を導入し、熱拡散処理に
よりｎ形シリコン基板１の主表面をｐ形領域１２とその
反対導電形であるｎ形領域１′とに分離形成する。その
後、ｎ形シリコン基板１の主表面に形成された熱酸化膜
（図示せず）を除去し、ナイトライド膜を用いた選択酸
化により選択酸化膜４を形成してｐ形領域１２およびｎ
形領域１′のトランジスタ形成領域２゜２′とそれ以外
の領域３′に分離する。そして、ｐ形領域１２およびｎ
形領域１′のトランジスタ形成領域２．２′上の選択酸
化膜４を除去し、トランジスタ形成領域２，２′上に新
たに膜厚の薄いゲート酸化膜５を熱酸化により成長させ
、このｎ形シリコン基板１の表面に多結晶シリコン等か
らなる導体層６を付着する。このとき、導体層６は、ホ
スフィン等のリンを含むガス雰囲気中で熱処理を行いｎ
形とし、抵抗値を下げている。

つぎに、同図（ｂ）に示すように、導体層６を付着した
ｎ形シリコン基板１の表面にフォトレジストパターン１
０を形成し、フォトレジストパターン１０に覆われてい
ない部分の導体層６を選択的にエツチング除去し、トラ
ンジスタ形成領域２，２′およびその他の領域３′上の
それぞれに導体層６からなるＭＯＳ）ランジスタのゲー
ト電極となるゲート部７，７′と配線部８．８′とを形
成する。

そして、同図（Ｃ）に示すように、ｐ形領域１２のトラ
ンジスタ形成領域２′側のｎ形シリコン基板１の表面を
フォトレジストパターン１０の上から新たなフォトレジ
スト２０で覆う。その後、イオン注入技術によりボロン
イオンビームをｎ形シリコン基板１の表面に照射し、１
−ランジスタ形成領域２のゲート部７の周囲にボロンイ
オンを導入してＰチャンネルＭＯＳトランジスタのソー
ス・ドレイン領域１５′を形成する。このとき、トラン
ジスタ形成領域２′上のフォトレジストパターン］０を
除去しなかったのは、ｎ形シリコン基板１へのイオン注
入により、ｎ形領域１′上のｎ形多結晶シリコンからな
るゲート部７と配線部８とにｎ形の不純物であるボロン
イオンが導入され、ゲート部７および配線部８が高抵抗
になるのを防止するためである。

さらに、同図（ｄ）に示すように、フォトレジスト２０
およびフォトレジストパターン１０を除去した後、ｎ形
領域１′のトランジスタ形成領域２例のｎ形シリコン基
板１の表面にフォトレジスト２１を形成する。そして、
ｎ形シリコン基板ｌのトランジスタ形成領域２′にのみ
ｐ形領域１２と反対導電形の不純物１例えば砒素を用い
たイオン注入を行い、ゲート部７′の周囲のｐ形領域１
２のｎ形シリコン基板１の表面に砒素イオンを導入し、
ｎチャンネルＭＯＳトランジスタのソース・ドレイン領
域１３′を形成する。

つぎに、同図（ｅ）に示すように、フォトレジスト２１
を除去し、気相成長法により二酸化シリコン（ＳｉＯ□
）膜をｎ形シリコン基板１の表面に成長付着させ、層間
絶縁膜となる絶縁層１６を形成する。その後、適切な熱
処理を加え、さらに外部電極を取り出すための窓（図示
せず）を絶縁層１６に形成し、この窓にアルミニウム膜
からなる配線１７を形成する。

〔発明が解決しようとする課題〕

しかし、従来の半導体装置の製造方法においては、ｎ形
領域１′のトランジスタ形成領域２にイオン注入を行う
際に、フォトレジストパターン１０の上からトランジス
タ形成領域２′側のｎ形シリコン基板１の表面にフォト
レジスト２０を塗布するため、ｎ形シリコン基板１上の
凹凸の差が大きくなり、フォトレジスト２０に塗布むら
が発生しゃくず、バターニング不良を起こしゃずいとい
う問題があった。

また、第２図（ａ）に示すｎ形シリコン基板１上に多結
晶シリコン等からなる導体層６の付着してから、同図（
ｄ）に示すｎチャンネルＭＯ，Ｓ）ランジスタのソース
・ドレイン領域１３′を形成するまでの工程において、
フォトレジストパターン１０゜フォトレジスト２０．２
１の３回のフォトマスク工程が必要とされ、半導体装置
の製造の全工程で９回程度のフォトマスク工程が行われ
ている。このフォトマスク工程は、半導体装置の製造コ
スト低減のために回数を少なくすることが望ましく、フ
ォ１〜マスク工程の回数を低減したいという要望があっ
た。

したがって、この発明の目的は、パターニング不良を防
止して歩留の向上を図ることができ、かつフォトマスク
工程の回数を低減し、製造コストの低減を図ることので
きる半導体装置の製造方法を提供することである。

〔課題を解決するための手段〕

この発明の半導体装置の製造方法は、導電形式の異なる
１−ランジスクを形成するｎ形半導体基板の表面を一対
のトランジスタ形成領域と素子分離領域とに分離するた
めの絶縁膜をｎ形半導体基板の表面に形成する工程と、
一対の１−ランジスク形成領域上にゲート絶縁膜を形成
する工程と、ゲート絶縁膜を形成したｎ形半導体基板の
表面に導体層を付着する工程と、第１のフォＩ・レジス
トをマスクとして一対の１〜ランジスタ形成領域のゲー
ト領域の導体層を残して導体層をエーツチング除去し一
対のトランジスタ形成領域上にゲート電極をそれぞれ形
成する工程と、第１のフォトレジストを除去し、一方の
トランジスタ形成領域に第２のフォトレジストを塗布し
て他方のトランジスタ形成領域にｐ形領域およびｎチャ
ンネル形ソース・ドレイン領域を形成するだめのイオン
注入を行う工程と、第２のフォトレジストを除去し５　
ｎ形半導体基板を熱処理することにより他方の１〜ラン
ジスタ形成領域にｐ形領域およびｎチャンネル形ソース
・ドレイン領域を形成するとともにｎ形半導体基板の表
面に酸化膜を形成する工程と、酸化膜を介してｎ形半導
体基板へイオン注入を行い熱処理することにより一方の
トランジスタ形成領域にｐチャンネル形ソース・ドレイ
ン領域を形成する工程とを含んでいる。

〔作　用〕

この発明の方法によれば、絶縁膜により分離されたｎ形
半導体基板の一対のトランジスタ形成領域に導体層から
なるデーｌ−電極をそれぞれ形成した後、一方のトラン
ジスタ形成領域に第２のフォトレジストを塗布し、他方
のトランジスタ形成領域にｐ形領域およびｎチャンネル
形ソース・ドレイン領域を形成するためのイオン注入を
行い、第２のフォトレジストを除去してｎ形半導体基板
の熱処理を行うことにより、他方のトランジスタ形成領
域にｐ形領域およびｎチャンネル形ソース・ドレイン領
域を形成するとともにｎ形半導体基板上に酸化膜を形成
するようにしたので、他方のトランジスタ形成領域に形
成されたｎチャンネル形ソース・ドレイン領域上の酸化
膜が厚く形成され、その他の領域上の酸化膜が薄く形成
される。したがって、他方のトランジスタ形成領域が厚
い酸化膜により保護されることになり、その後ｎ形半導
体基板へイオン注入を行い、一方のトランジスタ形成領
域にｐチャンネル形ソース・ドレイン領域を形成すると
きに、他方のトランジスタ形成領域をフォトレジストに
より保護する必要がなくなる。

また、このとき一方のトランジスタ形成領域上に形成さ
れた酸化膜は膜厚が薄いため、酸化膜を介して一方のト
ランジスタ形成領域にイオンが注入される。′ また、一対のトランジスタ形成領域にケート電極をそれ
ぞれ形成した後、ゲート電極を形成するための第１のフ
ォトレジスト のトランジスタ形成領域に第２のフォトレジストを塗布
するようにしたので、トランジスタ形成領域の凹凸の差
が小さくなり第２のフォトレジストの塗布むらが防止さ
れる。

〔実施例〕

この発明の一実施例である相補型ＭＯＳ半導体装置の製
造方法を第１図に基づいて説明する。

この半導体装置の製造工程は、第１図（ａ）に示すよう
に、まず導電形式の異なるＩ・ランジスタを形成するｎ
形半導体基板となるｎ形シリコン基板１の主表面にナイ
トライド膜等を用いた選択酸化により絶縁膜となる選択
酸化膜４を形成し、ｎ形シリコン基板１の表面を一対の
トランジスタ形成領域２．２′と素子分離領域３とに分
離する。そして、一対のトランジスタ形成領域２．２′
上のナイトライド膜を除去し、新たにゲート絶縁膜とな
る膜厚の薄いゲート酸化ｎ々５を一対のトランジスり形
成領域２．２’ｌ二に熱酸化により成長させる。

その後、ゲート酸化膜５を成長さゼたｎ形シリコン基板
１の表面に多結晶シリコン等からなる導体層６を付着す
る。このとき、導体層６は、ホスフィン等のリンを含む
ガス雰囲気中で熱処理を行いｎ形とし、抵抗値を下げて
いる。１′はｎ形領域を示す。

つぎに、同図（ｂ）に示すように、導体層６上に第１の
フォトレジストとなるフォトレジストバタン１０を形成
し、フ第１・レジストパターン１０をマスクとして一対
のトランジスタ形成領域２．２′のゲート領域となる部
分および配線部となる素子分離領域３上の導体層６を残
し、フォトレジストパターン１０に覆われていないその
他の部分の導体層６を選択エツチングし、導体層６から
なるゲート電極となるゲート部７，７′および配線部８
８′をそれぞれ一対のトランジスタ形成領域２２′およ
び素子分離領域３上に形成する。

そして、同図（Ｃ）に示すように、フオＩ−レジストパ
ターン１０を除去し、一方の１−ランジスタ形成領域２
を第２のフッ−Ｉ・レジストとなるフットレジスト１１
により覆う。つぎに、他方のトランジスタ形成領域２′
にｐ形領域を形成するために例えばボロンイオンを比較
的高い加速電圧１例えば７００　ＫｅＶで２　ＸＩＯ”
ｃｍ−２注入する。さらに、フォトレジスト１１を残し
たまま、ｎチャンネル形ソース・ドレイン領域を形成す
るために例えば砒素イオンを比較的低い加速電圧２例え
ば４０　ＫｅＶで７　Ｘ　］　Ｏ１５ｃｒｖ２圧入する
。このとき、ゲート部７．７′および配線部８，８′を
形成するためのフォトレジストパターン１０を除去して
から、トランジスタ形成領域２にフォトレジスト１１を
塗布したので、ｎ形シリコン基板１上の凹凸の差を小さ
くでき、フォトレジスト１１の塗布むらを防止でき、パ
ターニング不良の発生を防止することができる。ここで
、フメトレジスＩ・パターン１０を除去してからボロン
イオンおよび砒素イオンの注入を行ってもよい理由を説
明する。Ｐ形の不純物であるボロンイオンは、高加速電
圧で導入されるためｎ形多結晶シリコンからなるデー１
一部７′および配線部８′を通過する。このため、ゲー
ト部７′および配線部８′の抵抗値が高くなるとがない
。一方、砒素イオンは、低加速電圧で導入されるため、
ゲート部７′および配線部８′に注入されるが、同じｎ
形の不純物であるためゲート部７′および配線部８′の
抵抗値はむしろ低くなる。

したがって、フォトレジストパターン１０を除去してか
らボロンイオンおよび砒素イオンの注入を行っても、ゲ
ート部７′および配線部８′に何ら不都合が生しない。

そして、同図（ｄ）に示すように、フォトレジスト１１
を除去し、適切な熱処理を行い、トランジスタ形成領域
２′にｐ形領域１２とｎチャンネル形ソース・ドレイン
領域１３とを形成する。このとき、この熱処理によりｎ
形シリコン基板１の表面に酸化膜となる熱酸化膜１４が
成長するが、ｎチャンネル形ソース・ドレイン領域１３
上には熱酸化膜１４が厚く成長し、その他の領域には薄
い熱酸化膜１４しか成長しない。したがって、トランジ
スタ形成領域２′が厚い熱酸化膜１４により保護される
ことになる。つぎに、熱酸化膜１４を介してｎ形シリコ
ン基板１の表面全面に、例えばボロンイオンを加速電圧
１００　ＫｅＶで３．５Ｘ１０１５ｃｍ−２注入する。

このとき、トランジスタ形成領域２′が厚い熱酸化膜１
４で保護されているため、ボロンイオンがトランジスタ
形成領域２′にほとんど注入されない。これにより、ト
ランジスタ形成領域２′をフォトレジスＩ・により保護
する必要がなくなる。また、１−ランジスタ形成領域２
上に形成された熱酸化膜１４ば膜厚が薄いため、熱酸化
膜１４を介してトランジスタ形成領域２にイオンが注入
される。そして、その後適切な熱処理を行い、トランジ
スタ形成領域２にｐチャンネル形ソース・ドレイン領域
１５を形成する。

さらに、同図（ｅ）に示すように、例えば気層成長法に
より二酸化シリコン（ＳｉＣ２）膜をｎ形シリコン基板
１の表面に成長付着させ、層間絶縁膜となる絶縁層１６
を形成する。その後、適切な熱処理を加え、さらに外部
電極を取り出すための窓（図示せず）を絶縁層１６に形
成し、この窓にアルミニウム膜からなる配線１７を形成
する。

この半導体装置の製造方法によれば、トランジスタ形成
領域２′にｐ形領域およびｎチャンネル形ソース・ドレ
イン領域１３を熱処理により形成するとともに、ｎ形シ
リコン基板１の表面に熱酸化膜１４を形成するようにし
たので、ｎチャンネル形ソース・ドレイン領域１３トの
熱酸化膜１４が厚く形成され、トランジスタ形成領域２
′を保護することができる。したがって、その後トラン
ジスタ形成領域２にｐチャン２、ル形ソース・Ｆレイン
領域１５を形成するためにｎ形シリコン基板１ヘイオン
注入を行うときに、トランジスタ形成領域２′をフォト
レジストにより保護する必要がなくなり、フォトマスク
工程を少なくすることができる。ここで、この実施例に
おいては、全工程でのフォトマスク工程が６回となり、
従来と比べ２〜３回フォトマスク工程を少なくすること
ができた。

また、一対のトランジスタ形成領域２，２′および素子
分８を領域３にそれぞれゲート部７，７′および配線部
８．８′を形成した後、ゲート部■７′および配線部８
．８′の導体層６を残すだめのフォトレジス１〜パター
ン１０を除去してから、一方のトランジスタ形成領域２
にフォトレジスト１１を塗布するようにしたので、ｎ形
シリコン基板１上の凹凸の差を小さくしてフォトレジス
ト１１の塗布むらを防止することができ、パターニング
不良の発生を防止でき、工程の安定化を図ることができ
る。

〔発明の効果〕

この発明の半導体装置の製造方法によれば、他方のトラ
ンジスタ形成領域に形成されたｐチャンネル形ソース・
ドレイン領域上の酸化膜が厚く形成され、酸化膜により
他方のトランジスタ形成領域を保護することができ、一
方のトランジスタ形成領域へイオン注入を行うときに、
他方のトランジスタ形成領域をフォトレジストで保護す
る必要がなくなり、フォトマスク工程を少なくすること
ができる。さらに、一対のトランジスタ形成領域にゲー
ト電極をそれぞれ形成した後、ゲート電極を形成するた
めの第１のフォトレジストを除去してから一方のトラン
ジスタ形成領域に第２のフォトレジストを塗布するよう
にしたので、第２のフォトレジストの塗布むらを防止し
てパターニング不良の発生を防止することができ、歩留
の向上を図ることができる。この結果、工程を簡略化し
て作業時間を短縮することができ、コストの低減を図る
ことができる。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）はこの発明の一実施例の製造工程
を説明するための断面図、第２図は従来の半導体装置の
製造工程を説明するための断面図である。

Claims (1)

【特許請求の範囲】
1. 導電形式の異なるトランジスタを形成するｎ形半導体基
   板の表面を一対のトランジスタ形成領域と素子分離領域
   とに分離するための絶縁膜を前記ｎ形半導体基板の表面
   に形成する工程と、前記一対のトランジスタ形成領域上
   にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を
   形成した前記ｎ形半導体基板の表面に導体層を付着する
   工程と、第１のフォトレジストをマスクとして前記一対
   のトランジスタ形成領域のゲート領域の前記導体層を残
   して前記導体層をエッチング除去し前記一対のトランジ
   スタ形成領域上にゲート電極をそれぞれ形成する工程と
   、前記第１のフォトレジストを除去し、一方のトランジ
   スタ形成領域に第２のフォトレジストを塗布して他方の
   トランジスタ形成領域にｐ形領域およびｎチャンネル形
   ソース・ドレイン領域を形成するためのイオン注入を行
   う工程と、前記第２のフォトレジストを除去し、前記ｎ
   形半導体基板を熱処理することにより前記他方のトラン
   ジスタ形成領域に前記ｐ形領域および前記ｎチャンネル
   形ソース・ドレイン領域を形成するとともに前記ｎ形半
   導体基板の表面に酸化膜を形成する工程と、前記酸化膜
   を介して前記ｎ形半導体基板へイオン注入を行い熱処理
   することにより前記一方のトランジスタ形成領域にｐチ
   ャンネル形ソース・ドレイン領域を形成する工程とを含
   む半導体装置の製造方法。