JPH02222294A - バースト信号発生回路 - Google Patents
バースト信号発生回路Info
- Publication number
- JPH02222294A JPH02222294A JP4150389A JP4150389A JPH02222294A JP H02222294 A JPH02222294 A JP H02222294A JP 4150389 A JP4150389 A JP 4150389A JP 4150389 A JP4150389 A JP 4150389A JP H02222294 A JPH02222294 A JP H02222294A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- burst signal
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、例えばビデオカメラ用映像信号処理回路に
組込まれるバースト信号発生回路に関する。
組込まれるバースト信号発生回路に関する。
(従来の技術)
例えば、ビデオカメラの映像信号処理回路のカラーエン
コーダ部には、NTSC方式のカラーバースト信号発生
回路が設けられている。
コーダ部には、NTSC方式のカラーバースト信号発生
回路が設けられている。
第6図は従来のカラーバースト信号発生回路である。
入力端子1には(B−Y)変調キャリアが供給され、入
力端子2には(R−Y)変調キャリアが供給される。(
R−Y)変調キャリアは、利得制御回路3において振幅
調整された後、加算器5において位相反転された(B−
Y)変調キャリアとベクトル加算される。
力端子2には(R−Y)変調キャリアが供給される。(
R−Y)変調キャリアは、利得制御回路3において振幅
調整された後、加算器5において位相反転された(B−
Y)変調キャリアとベクトル加算される。
これにより、出力端子6にはバースト信号が得られる。
第7図は、上記のバースト信号発生回路を更に詳しく示
している。
している。
端子1aと1b間には(B−Y)変調キャリアが供給さ
れ、端子2aと2b間には(R−Y)変調キャリアが供
給される。端子1aと1bはそれぞれ第1の差動増幅器
DIを構成するトランジスタQ71と072のベースに
接続されている。トランジスタQ71と072の共通エ
ミッタは、定電流源Illに接続され、トランジスタQ
71のコレクタは電源ライン10に接続され、またトラ
ンジスタQ72のコレクタは負荷抵抗R73を介して電
源ライン10に接続されている。
れ、端子2aと2b間には(R−Y)変調キャリアが供
給される。端子1aと1bはそれぞれ第1の差動増幅器
DIを構成するトランジスタQ71と072のベースに
接続されている。トランジスタQ71と072の共通エ
ミッタは、定電流源Illに接続され、トランジスタQ
71のコレクタは電源ライン10に接続され、またトラ
ンジスタQ72のコレクタは負荷抵抗R73を介して電
源ライン10に接続されている。
一方、端子2a、2bのうち端子2aは、トランジスタ
Q74. Q75の共通ベースに接続され、端子2bは
トランジスタQ 73. Q 7Bの共通ベースに接続
される。
Q74. Q75の共通ベースに接続され、端子2bは
トランジスタQ 73. Q 7Bの共通ベースに接続
される。
トランジスタQ73とQ74は、第2の差動増幅器D2
を構成し、トランジスタQ75とQ7Gは第3の差動増
幅器D3を構成している。トランジスタQ73と074
の共通エミッタは、トランジスタQ77のコレクタに接
続され、トランジスタQ75とQ76の共通エミッタは
トランジスタ078のコレクタに接続されている。トラ
ンジスタQ77とQ78は、第4の差動増幅器D4を構
成しており、トランジスタQ77と078のエミッタは
、それぞれ抵抗R74とR75を介したのち、共通の定
電流源112に接続されている。
を構成し、トランジスタQ75とQ7Gは第3の差動増
幅器D3を構成している。トランジスタQ73と074
の共通エミッタは、トランジスタQ77のコレクタに接
続され、トランジスタQ75とQ76の共通エミッタは
トランジスタ078のコレクタに接続されている。トラ
ンジスタQ77とQ78は、第4の差動増幅器D4を構
成しており、トランジスタQ77と078のエミッタは
、それぞれ抵抗R74とR75を介したのち、共通の定
電流源112に接続されている。
トランジスタQ77とQ78のベース間には、バースト
位相制御電圧が端子11a、llbを介して供給される
。一方、トランジスタQ73とQ75の共通コレクタは
、電源ライン10に接続され、トランジスタQ74と0
78のコレクタは共通に負荷抵抗R13を介して電源ラ
イン10に接続されている。
位相制御電圧が端子11a、llbを介して供給される
。一方、トランジスタQ73とQ75の共通コレクタは
、電源ライン10に接続され、トランジスタQ74と0
78のコレクタは共通に負荷抵抗R13を介して電源ラ
イン10に接続されている。
トランジスタQ72. Q74.076のコレクタ接
続部は、加算回路として機能し、加算出力は端子5に導
出される。
続部は、加算回路として機能し、加算出力は端子5に導
出される。
上記の回路の動作を説明する。NTSC方式においては
、バースト信号は(B−Y)変調キャリアを0度(de
g)としたとき、180度の位相であるから、基本的に
は、(B−Y)変調キャリアを反転して出力すればよい
。ここで、信号の位相を言うときは、(B−Y)変調キ
ャリアを0度としたときを基準として言うことにする。
、バースト信号は(B−Y)変調キャリアを0度(de
g)としたとき、180度の位相であるから、基本的に
は、(B−Y)変調キャリアを反転して出力すればよい
。ここで、信号の位相を言うときは、(B−Y)変調キ
ャリアを0度としたときを基準として言うことにする。
出カバースト信号の位相は、変調キャリアで直交変調さ
れた変調クロマ信号の位相に対して適切な位相関係とな
る必要があるために、バースト信号は、変調キャリアを
用いて作っているが、変調クロマ信号とバースト信号が
別々に作られるために、相互の位相ずれを生じる可能性
がある。この位相ずれが生じた場合、再生画面では色相
ずれとなって現れる。これを防ぐには、バースト信号の
位相調整が必要である。
れた変調クロマ信号の位相に対して適切な位相関係とな
る必要があるために、バースト信号は、変調キャリアを
用いて作っているが、変調クロマ信号とバースト信号が
別々に作られるために、相互の位相ずれを生じる可能性
がある。この位相ずれが生じた場合、再生画面では色相
ずれとなって現れる。これを防ぐには、バースト信号の
位相調整が必要である。
まず、端子1aと1b間に供給される(B−Y)変調キ
ャリアは、トランジスタQ72のコレクタから位相反転
して導出される。そして位相調整のために、トランジス
タQ74あるいはQ76のコレクタから出力される(R
−Y)変調キャリアと合成され、位相:A整が行われる
。
ャリアは、トランジスタQ72のコレクタから位相反転
して導出される。そして位相調整のために、トランジス
タQ74あるいはQ76のコレクタから出力される(R
−Y)変調キャリアと合成され、位相:A整が行われる
。
ここで、端子11aと11b間の位相制御電圧がセンタ
ー(トランジスタQ77、 Q78のベース電位差が
O)のときは、極性が逆の差動増幅器D2、D3の利得
はそれぞれ同一となりその出力は互いに相殺されるので
、出力端子5には(B−Y)変調キャリアの反転出力、
つまり180度の位相のバースト信号が現れる。
ー(トランジスタQ77、 Q78のベース電位差が
O)のときは、極性が逆の差動増幅器D2、D3の利得
はそれぞれ同一となりその出力は互いに相殺されるので
、出力端子5には(B−Y)変調キャリアの反転出力、
つまり180度の位相のバースト信号が現れる。
ここで、バースト位相制御電圧が調整され、トランジス
タ077にのコレクタ電流が多くなると、(R−Y)変
調キャリア成分がトランジスタQ72のコレクタ出力に
ベクトル加算され、バースト信号の位相がシフトされる
。また、差動増幅器D4においてトランジスタQ78の
コレクタ電流が多くなると、(R−Y)変調キャリアの
反転成分がトランジスタQ72のコレクタ出力にベクト
ル加算され、バースト信号の位相がさきとは逆方向ヘシ
フトされる。
タ077にのコレクタ電流が多くなると、(R−Y)変
調キャリア成分がトランジスタQ72のコレクタ出力に
ベクトル加算され、バースト信号の位相がシフトされる
。また、差動増幅器D4においてトランジスタQ78の
コレクタ電流が多くなると、(R−Y)変調キャリアの
反転成分がトランジスタQ72のコレクタ出力にベクト
ル加算され、バースト信号の位相がさきとは逆方向ヘシ
フトされる。
これにより、バースト信号は180度を中心として位相
制御される。
制御される。
第8図は、NTSC方式の各変調キャリアとバースト信
号の位相関係をベクトルで示している。
号の位相関係をベクトルで示している。
ここで、定電流源Ifと12の電流量が等しい場合は、
バースト信号の可変位相量は±45度となる。
バースト信号の可変位相量は±45度となる。
ところで、上記のバースト信号発生回路をPAL方式の
回路として用いる場合を考えてみる。
回路として用いる場合を考えてみる。
これは、最近では、ビデオカメラが計界的な流通製品と
なっていることから、PAL方式対応の回路が要望され
ている。また、バースト信号発生回路を集積回路化する
とした場合、各方式用として独立に製造するよりも、切
換えにより適応できる回路を製造した方が経費の面でも
有利である。
なっていることから、PAL方式対応の回路が要望され
ている。また、バースト信号発生回路を集積回路化する
とした場合、各方式用として独立に製造するよりも、切
換えにより適応できる回路を製造した方が経費の面でも
有利である。
第9図は、PAL方式における(B−Y)変調キャリア
、(R−Y)変調キャリア及びバースト信号のベクトル
位相関係を示している。
、(R−Y)変調キャリア及びバースト信号のベクトル
位相関係を示している。
PAL方式の場合、(R−Y)変調キャリアは、1水平
期間(以下IHと記す)毎に反転しており、バースト信
号もこれに同期して180度を中心に±45度振れてい
る。従って各水平期間毎のバースト信号のセンター位相
は、180±45度である。そこで、90度の(R−Y
)変調キャリアが入力されたとき、この出力振幅を(B
−Y)変調キャリアの反転出力と同じになるようにして
、両信号を合成すれば180−45度の位相のバースト
信号を得ることができる。また、180+45度のバー
スト信号を得るには、270度の(R−Y)変調キャリ
アが入力したときに(B−Y)変調キャリアの反転出力
を合成してやればよい。
期間(以下IHと記す)毎に反転しており、バースト信
号もこれに同期して180度を中心に±45度振れてい
る。従って各水平期間毎のバースト信号のセンター位相
は、180±45度である。そこで、90度の(R−Y
)変調キャリアが入力されたとき、この出力振幅を(B
−Y)変調キャリアの反転出力と同じになるようにして
、両信号を合成すれば180−45度の位相のバースト
信号を得ることができる。また、180+45度のバー
スト信号を得るには、270度の(R−Y)変調キャリ
アが入力したときに(B−Y)変調キャリアの反転出力
を合成してやればよい。
しかし、PAL方式のバースト信号に対して、そのセン
ター位相を中心にして±45度の可変位相量を得るため
には、第7図に示すような回路を用いるとすると、定電
流源If、12の電流をそれぞれ同符号のIt、I2と
した場合、l l<<I2の関係が必要であり、回路の
設計上では現実的ではない。また、位相制御電圧による
制御の方向は、180度のベクトルを中心にして行われ
てしまう。例えば135度側の位相のバースト信号に対
して+5度の調整を行うと、225度側の位相のバース
ト信号は一5度に調整されてしまう。
ター位相を中心にして±45度の可変位相量を得るため
には、第7図に示すような回路を用いるとすると、定電
流源If、12の電流をそれぞれ同符号のIt、I2と
した場合、l l<<I2の関係が必要であり、回路の
設計上では現実的ではない。また、位相制御電圧による
制御の方向は、180度のベクトルを中心にして行われ
てしまう。例えば135度側の位相のバースト信号に対
して+5度の調整を行うと、225度側の位相のバース
ト信号は一5度に調整されてしまう。
従って、変調クロマ信号とバースト信号との間に、定常
的な位相誤差があった場合、片方のバースト信号の位相
調整を行うと、他方側のバースト位相はずれてしまうと
いう現象が生じる。しかしながら、PAL方式は、もと
もと復調時の上記のような位相誤差をキャンセルできる
方式であるために、少々の位相誤差は9色相ずれとはな
りにくい利点を持つ。また、復調時に1位相誤差をキャ
ンセルすると振幅が小さくなるが、もともとの位相誤差
が小さければ振幅の縮小率も小さくてすむ。
的な位相誤差があった場合、片方のバースト信号の位相
調整を行うと、他方側のバースト位相はずれてしまうと
いう現象が生じる。しかしながら、PAL方式は、もと
もと復調時の上記のような位相誤差をキャンセルできる
方式であるために、少々の位相誤差は9色相ずれとはな
りにくい利点を持つ。また、復調時に1位相誤差をキャ
ンセルすると振幅が小さくなるが、もともとの位相誤差
が小さければ振幅の縮小率も小さくてすむ。
(発明が解決しようとする課題)
ところが、変調クロマ信号とバースト信号とを別々に信
号処理する回路ブロックが多くなると、それだけ各回路
間での位相誤差が増える。信号処理ブロックとしては、
フェーダ−機能を持つ回路、ネガポジ機能を持つ回路等
様々な付加機能が考えられる。
号処理する回路ブロックが多くなると、それだけ各回路
間での位相誤差が増える。信号処理ブロックとしては、
フェーダ−機能を持つ回路、ネガポジ機能を持つ回路等
様々な付加機能が考えられる。
位相誤差の発生は、例えば差動増幅器1段当りの位相ま
わりを見ると、出力負荷抵抗10にΩとして、その出力
点での寄生容量が0,5pFとすると、4.43MHz
(PAL方式の色副搬送周波数)では、約8度となり大
きな値である。このため、PAL方式が位相誤差に強い
とは言え1例えばビデオカメラなどのように信号送信側
としての機器では、エンコードしたクロマ信号のバース
ト信号位相が既に位相誤差を持っているというようなこ
とは極力さけるべきである。さらに上記位相誤差が大き
くなると、復調時の振幅縮小率も大きくなり1例えば位
相誤差10度のバースト信号では1.5%縮むのに対し
て位相誤差が20度になると680%も縮むことになる
。
わりを見ると、出力負荷抵抗10にΩとして、その出力
点での寄生容量が0,5pFとすると、4.43MHz
(PAL方式の色副搬送周波数)では、約8度となり大
きな値である。このため、PAL方式が位相誤差に強い
とは言え1例えばビデオカメラなどのように信号送信側
としての機器では、エンコードしたクロマ信号のバース
ト信号位相が既に位相誤差を持っているというようなこ
とは極力さけるべきである。さらに上記位相誤差が大き
くなると、復調時の振幅縮小率も大きくなり1例えば位
相誤差10度のバースト信号では1.5%縮むのに対し
て位相誤差が20度になると680%も縮むことになる
。
上記のように、変調クロマ信号とバースト信号との位相
誤差が大きくなると、種々の問題が生じるが、これを避
けるにはバースト位相調整が適切に行われることが好ま
しい。しかし、上記したように、従来のバースト信号発
生回路におけるバースト位相調整機能は、NTSC方式
に関しては良好であるが、PAL方式に適用しようとし
た場合不十分である。
誤差が大きくなると、種々の問題が生じるが、これを避
けるにはバースト位相調整が適切に行われることが好ま
しい。しかし、上記したように、従来のバースト信号発
生回路におけるバースト位相調整機能は、NTSC方式
に関しては良好であるが、PAL方式に適用しようとし
た場合不十分である。
そこでこの発明は、NTSC方式、PAL方式のいずれ
ににも適用することができ融通性と。
ににも適用することができ融通性と。
製作経費の低減を得、しかもバースト信号位相の可変量
及び可変方向が両方式についてセンター位相を中心に対
称で適切に得られるバースト信号発生回路を提供するこ
とを目的とする。
及び可変方向が両方式についてセンター位相を中心に対
称で適切に得られるバースト信号発生回路を提供するこ
とを目的とする。
[発明の構成]
(課題を解決するための手段)
この発明は、色差信号を直交変調するための2Fiの変
調キャリアが供給され、このキャリアを用いて基準とな
るセンター位相のバースト信号を得る第1の加算回路と
、前記2種の変調キャリアが供給され、このキャリアを
用いて前記第1の加算回路の出カバースト信号の位相に
対して略90度位相が異なる補正信号を得る第2の加算
回路とを備える。そして、この第2の加算回路の出力補
正信号の振幅を、利得制御回路によりバースト位相制御
入力に応じて振幅制御し、調整補正信号を得、この:A
差補正信号と前記第1の加算回路からの出カバースト信
号とを第3の加算回路で加算し、最終的なバースト信号
を得るようにしたものである。
調キャリアが供給され、このキャリアを用いて基準とな
るセンター位相のバースト信号を得る第1の加算回路と
、前記2種の変調キャリアが供給され、このキャリアを
用いて前記第1の加算回路の出カバースト信号の位相に
対して略90度位相が異なる補正信号を得る第2の加算
回路とを備える。そして、この第2の加算回路の出力補
正信号の振幅を、利得制御回路によりバースト位相制御
入力に応じて振幅制御し、調整補正信号を得、この:A
差補正信号と前記第1の加算回路からの出カバースト信
号とを第3の加算回路で加算し、最終的なバースト信号
を得るようにしたものである。
(作用)
上記の手段により、まず、第1と第2の加算回路では常
に一定の位相の信号を得るので、安定したセンター位相
のバースト信号と、補正信号を得ることができる。しか
もセンター位相のバースト信号と補正信号とは90度の
関係である。この結果、第3の加算回路において、補正
信号の振幅を調整した調整補正信号を、前記センター位
相のバースト信号に加算すれば、出カバースト信号の位
相は常にセンター位相を中心にして士対称に調整された
信号として得られる。
に一定の位相の信号を得るので、安定したセンター位相
のバースト信号と、補正信号を得ることができる。しか
もセンター位相のバースト信号と補正信号とは90度の
関係である。この結果、第3の加算回路において、補正
信号の振幅を調整した調整補正信号を、前記センター位
相のバースト信号に加算すれば、出カバースト信号の位
相は常にセンター位相を中心にして士対称に調整された
信号として得られる。
(実施例)
以下、この発明の実施例を図面を参照して説明する。
第1図はこの発明の一実施例を示す基本構成である。入
力端子21には(B−Y)変調キャリアが供給され、入
力端子22には(R−Y)変調キャリアが供給される。
力端子21には(B−Y)変調キャリアが供給され、入
力端子22には(R−Y)変調キャリアが供給される。
ここで、第1の加算回路23には、(B−Y)変調キャ
リアと(R−Y)変調キャリアとが導入される。同様に
第2の加算回路22に対しても(B−Y)変調キャリア
と(R−Y)変調キャリアとが導入される。
リアと(R−Y)変調キャリアとが導入される。同様に
第2の加算回路22に対しても(B−Y)変調キャリア
と(R−Y)変調キャリアとが導入される。
第1の加算回路23は、(B−Y)変調キャリアと(R
−Y)変調キャリアを用いて、センター位相のバースト
信号を得る回路である。また、第2の加算回路24は、
(B−Y)変調キャリアと(R−Y)変調キャリアを用
いて、センター位相のバースト信号に対して直交する位
相(90度異なる位相)の補正信号を得る回路である。
−Y)変調キャリアを用いて、センター位相のバースト
信号を得る回路である。また、第2の加算回路24は、
(B−Y)変調キャリアと(R−Y)変調キャリアを用
いて、センター位相のバースト信号に対して直交する位
相(90度異なる位相)の補正信号を得る回路である。
第1の加算回路23は、NTSCモードでは、(B−Y
)変調キャリアを反転して出力し、PALモードではn
ラインで+−(B−Y)+(R−Y)l のベクトル演
算出力を得、(n+1)ラインで+−(B−Y)−(R
−Y))のベクトル演算出力を得る。従って、第1の加
算回路23の出力のベクトルは、第2図(A)または(
E)または(1)に示すようになる。
)変調キャリアを反転して出力し、PALモードではn
ラインで+−(B−Y)+(R−Y)l のベクトル演
算出力を得、(n+1)ラインで+−(B−Y)−(R
−Y))のベクトル演算出力を得る。従って、第1の加
算回路23の出力のベクトルは、第2図(A)または(
E)または(1)に示すようになる。
第2の加算回路24は、NTSCモードでは(R−Y)
変調キャリアを導出し、PALモードでは、nラインで
+ (B−Y) +(R−Yllのベクトル演算出力を
得、(n + 1)ラインで(+(B−Y) =(R−
Y)lのベクトル演算出力を得る。従って、第2の加算
回路24の出力のベクトルは、第2図の(B)または(
F)または(J)に実線で示すようになる。
変調キャリアを導出し、PALモードでは、nラインで
+ (B−Y) +(R−Yllのベクトル演算出力を
得、(n + 1)ラインで(+(B−Y) =(R−
Y)lのベクトル演算出力を得る。従って、第2の加算
回路24の出力のベクトルは、第2図の(B)または(
F)または(J)に実線で示すようになる。
tj12の加算回路24の出力(補正信号)は、利得制
御回路25に供給される。利得制御回路25は、端子2
6からのバースト位相制御電圧に応じて、利得が制御さ
れ、調整補正信号を出力する。
御回路25に供給される。利得制御回路25は、端子2
6からのバースト位相制御電圧に応じて、利得が制御さ
れ、調整補正信号を出力する。
この3!I整補正信号と先の第1の加算回路23からの
バースト信号とは加算器27に加算され、この加算器2
7から最終的なバースト信号が出力され出力端子28に
導かれる。利得制御回路25で補正信号が利得制御され
ると、第2図の(B)または(F)または(J)に実線
と破線で示すような範囲で振幅制御されることになる。
バースト信号とは加算器27に加算され、この加算器2
7から最終的なバースト信号が出力され出力端子28に
導かれる。利得制御回路25で補正信号が利得制御され
ると、第2図の(B)または(F)または(J)に実線
と破線で示すような範囲で振幅制御されることになる。
第2図の(C)は、NTSCモードにおけるバースト信
号のセンター位相を示しており、同図(A)の実線で示
すベクトルと同じ向きである。
号のセンター位相を示しており、同図(A)の実線で示
すベクトルと同じ向きである。
このセンター位相が得られる条件としては利得制御回路
25における利得が零のときである。しかし、同図(B
)に示すように実線と破線の範囲で補正信号が調整され
ると、バースト信号の位相は、第2図の(D)の実線と
破線で示すベクトルの範囲で可変される。
25における利得が零のときである。しかし、同図(B
)に示すように実線と破線の範囲で補正信号が調整され
ると、バースト信号の位相は、第2図の(D)の実線と
破線で示すベクトルの範囲で可変される。
第2図の(G)はPALモードにおけるnラインのバー
スト信号のセンター位相を示している。
スト信号のセンター位相を示している。
同図(E)の実線で示すベクトルと同じ向きである。こ
のセンター位相が得られる条件としては利得制御回路2
5における利得が零のときである。
のセンター位相が得られる条件としては利得制御回路2
5における利得が零のときである。
しかし、同図(F)に示すように実線と破線の範囲で補
正信号が、3!J整されると、バースト信号の位相は、
第2図のCH)の実線と破線で示すベクトルの範囲で可
変される。
正信号が、3!J整されると、バースト信号の位相は、
第2図のCH)の実線と破線で示すベクトルの範囲で可
変される。
第2図の(K)はPALモードにおけるnラインのバー
スト信号のセンター位相を示している。
スト信号のセンター位相を示している。
同図(1)の実線で示すベクトルと同じ向きである。こ
のセンター位相が得られる条件としては利得制御回路2
5における利得が零のときである。
のセンター位相が得られる条件としては利得制御回路2
5における利得が零のときである。
しかし、同図(J)に示すように実線と破線の範囲で補
正信号が調整されると、バースト信号の位相は、第2図
の(H)の実線と破線で示すベクトルの範囲で可変され
る。
正信号が調整されると、バースト信号の位相は、第2図
の(H)の実線と破線で示すベクトルの範囲で可変され
る。
なお、利得制御回路25は、PALモードの時は、バー
スト信号の位相に合せて調整補正信号の位相をIH毎に
切換えている。但し、後述するように、加算回路24か
らの補正信号の位相が予め、バースト信号の位相に合せ
てIH毎に反転して出力されれば、利得制御回路25で
出力の位相を切換える必要はない。
スト信号の位相に合せて調整補正信号の位相をIH毎に
切換えている。但し、後述するように、加算回路24か
らの補正信号の位相が予め、バースト信号の位相に合せ
てIH毎に反転して出力されれば、利得制御回路25で
出力の位相を切換える必要はない。
上記したように、この実施例によると、加算回路23と
24とは、バースト信号と補正信号を作成するが、共通
に(B−Y)変調キャリアと(R−Y)変調キャリアを
用いて作成している。しかも作成したバースト信号と補
正信号とは位相が90異なるように設定している。
24とは、バースト信号と補正信号を作成するが、共通
に(B−Y)変調キャリアと(R−Y)変調キャリアを
用いて作成している。しかも作成したバースト信号と補
正信号とは位相が90異なるように設定している。
この結果、補正信号を利得制御回路25において振幅調
整した後、バースト信号に加算すれば、最終出カバース
ト信号は、第2図の(C)、(G)、(K)及び(D)
、(H)、(L)に示したように、センター位相を中心
として±45度の位相調整が容易に行われる。しかも、
nラインと(n+1)ラインの各バースト信号の位相は
、それぞれセンター位相が確定されているためにこれを
中心として利得制御回路25の利得を調整すれば同方向
に調整することができる。
整した後、バースト信号に加算すれば、最終出カバース
ト信号は、第2図の(C)、(G)、(K)及び(D)
、(H)、(L)に示したように、センター位相を中心
として±45度の位相調整が容易に行われる。しかも、
nラインと(n+1)ラインの各バースト信号の位相は
、それぞれセンター位相が確定されているためにこれを
中心として利得制御回路25の利得を調整すれば同方向
に調整することができる。
第3図は、第1図の回路をさらに具体化して示している
。
。
入力端子21 a、 2 l b間には(B−Y)変調
キャリアが供給され、入力端子22a、22b間には(
R−Y)変調キャリアが供給される。
キャリアが供給され、入力端子22a、22b間には(
R−Y)変調キャリアが供給される。
第1の加算回路23を構成する加算部231の出力電流
は、負荷抵抗R1で電圧変換されて出力端子28に導出
される。この導出の途中で利得制御回路25からの調整
補正信号が加算される。
は、負荷抵抗R1で電圧変換されて出力端子28に導出
される。この導出の途中で利得制御回路25からの調整
補正信号が加算される。
一方、第2の加算回路24を構成する加算部241から
は、互いに逆相関係にある出力電流が導出され、それぞ
れ負荷抵抗R2とR3で電圧変換される。なお抵抗R2
とR3の電源側端子は抵抗R4を介して電源ライン30
に接続されている。
は、互いに逆相関係にある出力電流が導出され、それぞ
れ負荷抵抗R2とR3で電圧変換される。なお抵抗R2
とR3の電源側端子は抵抗R4を介して電源ライン30
に接続されている。
抵抗R2の出力端子は、利得制御回路25を構成するト
ランジスタQ2、Q3の共通ベースに接続される。また
、抵抗R3の出力端子は、トランジスタQl 、Q4の
共通ベースに接続される。トランジスタQ1とQ3のコ
レクタは、電源ライン30に接続され、トランジスタQ
2とQ4のコレクタは、出力ノードとして抵抗R1の一
端に接続されている。トランジスタQ1とQ2の共通エ
ミッタは、トランジスタQ5とQ7のコレクタに接続さ
れ、トランジスタQ3とQ4の共通エミッタは、トラン
ジスタQ6とQ8のコレクタに接続されている。
ランジスタQ2、Q3の共通ベースに接続される。また
、抵抗R3の出力端子は、トランジスタQl 、Q4の
共通ベースに接続される。トランジスタQ1とQ3のコ
レクタは、電源ライン30に接続され、トランジスタQ
2とQ4のコレクタは、出力ノードとして抵抗R1の一
端に接続されている。トランジスタQ1とQ2の共通エ
ミッタは、トランジスタQ5とQ7のコレクタに接続さ
れ、トランジスタQ3とQ4の共通エミッタは、トラン
ジスタQ6とQ8のコレクタに接続されている。
ここで、トランジスタQ6とQ7の共通ベースと、トラ
ンジスタQ5とQ8の共通ベース間には、PALモード
のときにIH毎に反転する切換え信号が供給される。ま
た、トランジスタQ5とQ6の共通エミッタはトランジ
スタQ9のコレクタに、トランジスタQ7とQ8の共通
エミッタはトランジスタQIOのコレクタに゛接続され
ている。そしてトランジスタQ9とQIOのエミッタは
それぞれ抵抗R5とR6を介した後、定電流源Ifに接
続されている。トランジスタQ9とQIOのベース間に
は、バースト位相制御電圧が供給される。
ンジスタQ5とQ8の共通ベース間には、PALモード
のときにIH毎に反転する切換え信号が供給される。ま
た、トランジスタQ5とQ6の共通エミッタはトランジ
スタQ9のコレクタに、トランジスタQ7とQ8の共通
エミッタはトランジスタQIOのコレクタに゛接続され
ている。そしてトランジスタQ9とQIOのエミッタは
それぞれ抵抗R5とR6を介した後、定電流源Ifに接
続されている。トランジスタQ9とQIOのベース間に
は、バースト位相制御電圧が供給される。
利得制御回路25は、上記のように構成される。
今、トランジスタQ9とQIOのコレクタに流れる電流
が等しいとする。また、切換え信号によりトランジスタ
Q5とQBがオン、QBとQ7がオフとする。すると、
トランジスタQ2とQ4のコレクタから出力される逆相
の出力は、振幅が等しく、結果として利得制御回路25
の利得は零である。
が等しいとする。また、切換え信号によりトランジスタ
Q5とQBがオン、QBとQ7がオフとする。すると、
トランジスタQ2とQ4のコレクタから出力される逆相
の出力は、振幅が等しく、結果として利得制御回路25
の利得は零である。
次に、例えばトランジスタQIOのコレクタに流れる電
流がトランジスタQ9のコレクタに流れる電流より大き
くなったとする。また、先と同様に、トランジスタQ5
とQBがオン、QBとQ7がオフとする。すると、トラ
ンジスタQ4のコレクタ出力がトランジスタQ2の逆出
力のコレクタ出力よりも、振幅が大きくなるから、利得
制御回路25の出力としては、一方の位相(正相)の調
整補正信号が得られる。この状態で、更にトランジスタ
QIOのコレクタに流れる電流を大きくすれば、調整補
正信号の振幅は大きくなる。
流がトランジスタQ9のコレクタに流れる電流より大き
くなったとする。また、先と同様に、トランジスタQ5
とQBがオン、QBとQ7がオフとする。すると、トラ
ンジスタQ4のコレクタ出力がトランジスタQ2の逆出
力のコレクタ出力よりも、振幅が大きくなるから、利得
制御回路25の出力としては、一方の位相(正相)の調
整補正信号が得られる。この状態で、更にトランジスタ
QIOのコレクタに流れる電流を大きくすれば、調整補
正信号の振幅は大きくなる。
次に、上記状態で、IH反転切換え信号が切替わると、
これにより、トランジスタQ5とQBがオフ、QBとQ
7がオンとなる。すると、トランジスタQIO1Q7
、Q2の経路の電流が大きくなるので、利得制御回路2
5の出力としては、他方の位相(逆相)の調整補正信号
が得られる。このように、利得制御回路25からは、正
相と逆相の調整補正信号がIH毎に得られ、その振幅は
トランジスタQ9.QIOのコレクタ電流で調整できる
。
これにより、トランジスタQ5とQBがオフ、QBとQ
7がオンとなる。すると、トランジスタQIO1Q7
、Q2の経路の電流が大きくなるので、利得制御回路2
5の出力としては、他方の位相(逆相)の調整補正信号
が得られる。このように、利得制御回路25からは、正
相と逆相の調整補正信号がIH毎に得られ、その振幅は
トランジスタQ9.QIOのコレクタ電流で調整できる
。
なお、負荷抵抗R1は、単にレベルシフトのための抵抗
であり、例えばダイオードであっても良い。
であり、例えばダイオードであっても良い。
第4図は、第1の加算回路あるいは第2の加算回路の具
体的な例である。
体的な例である。
入力端子1a、lb間には、(B−Y)変調キャリアが
供給され、入力端子2a、2b間には(R−Y)変調キ
ャリアが供給される。
供給され、入力端子2a、2b間には(R−Y)変調キ
ャリアが供給される。
端子1aは、トランジスタQ12のベースに、端子1b
はトランジスタQllのベースに接続される。
はトランジスタQllのベースに接続される。
また、端子2aは、トランジスタQ13のベースに、端
子2bはトランジスタQ14のベースに接続され−る。
子2bはトランジスタQ14のベースに接続され−る。
トランジスタQllとQ13のコレクタは、一方の出力
端41に接続され、トランジスタQ12とQ14のコレ
クタは他方の出力端42に接続される。
端41に接続され、トランジスタQ12とQ14のコレ
クタは他方の出力端42に接続される。
トランジスタQllとQ12の共通エミッタは、定電流
源!2に接続されるとともにトランジスタQ15のコレ
クタに接続される。トランジスタQ13とQ14の共通
エミッタは、トランジスタQ1Bのコレクタに接続され
る。トランジスタQ15とQlBの共通エミッタは定電
流源I3に接続される。
源!2に接続されるとともにトランジスタQ15のコレ
クタに接続される。トランジスタQ13とQ14の共通
エミッタは、トランジスタQ1Bのコレクタに接続され
る。トランジスタQ15とQlBの共通エミッタは定電
流源I3に接続される。
そしてトランジスタQ15と016のベース間には、N
TSCとPALのモードを切換えるために切換え信号が
供給される。
TSCとPALのモードを切換えるために切換え信号が
供給される。
NTSCモードのときは、トランジスタQ15がオン、
トランジスタ01Bがオフされる。これにより、トラン
ジスタQllと014による差動増幅器に供給されてい
るキャリアが出力端41.42から取出される。PAL
モードのときは、トランジスタQ15gオフし、QlB
がオンする。これにより、トランジスタQllとQ12
による差動増幅器は定電流源12で駆動され、またトラ
ンジスタQ13とQ14による差動増幅器は定電流源1
3により駆動される。これにより2種類の変調キャリア
が加算されて出力されることになる。但しこのときは、
定電流[12とI3の電流は、I2−13である必要が
ある。
トランジスタ01Bがオフされる。これにより、トラン
ジスタQllと014による差動増幅器に供給されてい
るキャリアが出力端41.42から取出される。PAL
モードのときは、トランジスタQ15gオフし、QlB
がオンする。これにより、トランジスタQllとQ12
による差動増幅器は定電流源12で駆動され、またトラ
ンジスタQ13とQ14による差動増幅器は定電流源1
3により駆動される。これにより2種類の変調キャリア
が加算されて出力されることになる。但しこのときは、
定電流[12とI3の電流は、I2−13である必要が
ある。
上記加算回路では、トランジスタQ15のコレクタは電
源に接続しても良いが、第4図の形式にると出力直流レ
ベルを一定にできるというメリットがある。
源に接続しても良いが、第4図の形式にると出力直流レ
ベルを一定にできるというメリットがある。
上記したように、この発明のシステムによれば、NTS
C及びPALモードにおいても同様なバースト位相可変
範囲を得ることができ、またPALモードにおいては、
nライン及び(n+1)ラインに対する位相制御方向の
同方向となり、バースト位相調整も容品になる。このこ
とは、変調クロマ信号とバースト信号位相との位相誤差
の補正を正確に行なえることを意味する。
C及びPALモードにおいても同様なバースト位相可変
範囲を得ることができ、またPALモードにおいては、
nライン及び(n+1)ラインに対する位相制御方向の
同方向となり、バースト位相調整も容品になる。このこ
とは、変調クロマ信号とバースト信号位相との位相誤差
の補正を正確に行なえることを意味する。
さらにまた、PALモードにおいては位相制御入力がセ
ンターであるときには、利得制御回路の出力は、必ず零
となるなるためにNTSC及びPALモードにおいて第
1の加算回路23の出カバースト信号がそのまま最終バ
ースト信号として出力端に導出される。このことは、最
終バースト信号が、第3図及び第4図にも示したように
差動増幅器の1段のみを通過していることであり、位相
まわりも少なくて済むことを意味する。
ンターであるときには、利得制御回路の出力は、必ず零
となるなるためにNTSC及びPALモードにおいて第
1の加算回路23の出カバースト信号がそのまま最終バ
ースト信号として出力端に導出される。このことは、最
終バースト信号が、第3図及び第4図にも示したように
差動増幅器の1段のみを通過していることであり、位相
まわりも少なくて済むことを意味する。
この発明は上記に実施例に限定されるものではない。
PALモードにおいて、IH毎のバースト位相の反転手
段を利得制御回路26に設けた。しかし位相反転手段は
、第2の加算回路24に設けても良い。
段を利得制御回路26に設けた。しかし位相反転手段は
、第2の加算回路24に設けても良い。
第5図は、第2の加算回路24に位相反転手段を設けた
例である。この場合は、システムとしては利得制御回路
に於けるトランジスタQ5〜Q8は削除して、トランジ
スタQl、Q2の共通エミッタをトランジスタQ9のコ
レクタに直結し、トランジスタQ3.Q4の共通エミッ
タをトランジスタQIOのコレクタに直結すれば良い。
例である。この場合は、システムとしては利得制御回路
に於けるトランジスタQ5〜Q8は削除して、トランジ
スタQl、Q2の共通エミッタをトランジスタQ9のコ
レクタに直結し、トランジスタQ3.Q4の共通エミッ
タをトランジスタQIOのコレクタに直結すれば良い。
第5図の加算回路について説明する。第4図に示した回
路と同様な部分には同じ符号を付している。この加算回
路の場合、トランジスタQ13とQ14で構成される差
動増幅器に並列にトランジスタQ17とQlgで構成さ
れる差動増幅器を接続している。トランジスタQ17の
コレクタは出力端子41に接続され、トランジスタ01
8のコレクタは出力端子42に接続されている。トラン
ジスタQ13とQ14の共通エミッタとトランジスタQ
17とQlgの共通エミッタとは、それぞれトランジス
タQ19とQ20の各コレクタに接続され、このトラン
ジスタQ19と020の共通エミッタはトランジスタQ
1Bのコレクタに接続される。そして、トランジスタQ
19とQ20のベース間に、PALモード時にIH毎に
反転する切換え信号が供給される。これにより、出力端
子42は、IH毎に正相と逆相の(R−Y)変調キャリ
アが交互に導出される。
路と同様な部分には同じ符号を付している。この加算回
路の場合、トランジスタQ13とQ14で構成される差
動増幅器に並列にトランジスタQ17とQlgで構成さ
れる差動増幅器を接続している。トランジスタQ17の
コレクタは出力端子41に接続され、トランジスタ01
8のコレクタは出力端子42に接続されている。トラン
ジスタQ13とQ14の共通エミッタとトランジスタQ
17とQlgの共通エミッタとは、それぞれトランジス
タQ19とQ20の各コレクタに接続され、このトラン
ジスタQ19と020の共通エミッタはトランジスタQ
1Bのコレクタに接続される。そして、トランジスタQ
19とQ20のベース間に、PALモード時にIH毎に
反転する切換え信号が供給される。これにより、出力端
子42は、IH毎に正相と逆相の(R−Y)変調キャリ
アが交互に導出される。
NTSCモード時は、トランジスタQ1Bがオフなるた
めに、トランジスタQ19、Q20側の機能は停止され
る。
めに、トランジスタQ19、Q20側の機能は停止され
る。
なお上記の実施例では、差動増幅器の構成としてエミッ
タを直結したものを示したが、エミッタ抵抗を挿入すれ
ば、人力ダイナミックレンジを容易に増やすことができ
る。また、第3の加算回路としては差動増幅器の出力の
片側同士を加算する形式として説明したが差動出力を合
成する形式としても良い。
タを直結したものを示したが、エミッタ抵抗を挿入すれ
ば、人力ダイナミックレンジを容易に増やすことができ
る。また、第3の加算回路としては差動増幅器の出力の
片側同士を加算する形式として説明したが差動出力を合
成する形式としても良い。
また上記の説明では、ビデオカメラにおけるバースト信
号発生回路として説明したが、これに限らず、ビデオ送
出側の機器全般に適用できるものである。
号発生回路として説明したが、これに限らず、ビデオ送
出側の機器全般に適用できるものである。
[発明の効果コ
以上説明したように、この発明によれば、NTSC方式
、PAL方式のいずれにも適用することができ、バース
ト信号位相の可変量及び可変方向が両方式について、セ
ンター位相を中心にして対称に得られ、また位相制御セ
ンターでの実質的な処理段は差動増幅器の1段であり、
センター位相まわり誤差を最少に押えることができる。
、PAL方式のいずれにも適用することができ、バース
ト信号位相の可変量及び可変方向が両方式について、セ
ンター位相を中心にして対称に得られ、また位相制御セ
ンターでの実質的な処理段は差動増幅器の1段であり、
センター位相まわり誤差を最少に押えることができる。
第1図はこの発明の一実施例を示すブロック図、第2図
はこの発明の詳細な説明するために示したベクトル図、
第3図は第1図のブロックを更に詳しく示した回路図、
第4図は第1図の加算回路の具体的な例を示す図、第5
図は加算回路の他の例を示す回路図、第6図は従来のバ
ースト信号発生回路を示す図、第7図、は第6図の回路
を更に具体的に示す回路図、第8図及び第9図は従来の
バースト信号発生回路の動作を説明するために示したベ
クトル図である。 23.24・・・第1.第2の加算回路、25・・・利
得制御回路、27・・・加算回路。 出願人代理人 弁理士 鈴江武彦 (G) (に) 第 図 (H) (L) 出力 第 図 第 図 第 図
はこの発明の詳細な説明するために示したベクトル図、
第3図は第1図のブロックを更に詳しく示した回路図、
第4図は第1図の加算回路の具体的な例を示す図、第5
図は加算回路の他の例を示す回路図、第6図は従来のバ
ースト信号発生回路を示す図、第7図、は第6図の回路
を更に具体的に示す回路図、第8図及び第9図は従来の
バースト信号発生回路の動作を説明するために示したベ
クトル図である。 23.24・・・第1.第2の加算回路、25・・・利
得制御回路、27・・・加算回路。 出願人代理人 弁理士 鈴江武彦 (G) (に) 第 図 (H) (L) 出力 第 図 第 図 第 図
Claims (1)
- 【特許請求の範囲】 色差信号を直交変調するための2種の変調キャリアが供
給され、このキャリアを用いて基準となるセンター位相
のバースト信号を得る第1の加算回路と、 前記2種の変調キャリアが供給され、このキャリアを用
いて前記第1の加算回路の出カバースト信号の位相に対
して略90度位相が異なる補正信号を得る第2の加算回
路と、 この第2の加算回路の出力補正信号が供給され、その振
幅をバースト位相制御入力に応じて振幅制御し、調整補
正信号を得る利得制御回路と、この利得制御回路からの
調整補正信号と前記第1の加算回路からの出カバースト
信号とを加算する第3の加算回路とを具備したことを特
徴とするバースト信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4150389A JPH02222294A (ja) | 1989-02-23 | 1989-02-23 | バースト信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4150389A JPH02222294A (ja) | 1989-02-23 | 1989-02-23 | バースト信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02222294A true JPH02222294A (ja) | 1990-09-05 |
Family
ID=12610163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4150389A Pending JPH02222294A (ja) | 1989-02-23 | 1989-02-23 | バースト信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02222294A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523203A (en) * | 1993-03-03 | 1996-06-04 | Fuji Photo Film Co., Ltd. | Silver halide photographic material |
-
1989
- 1989-02-23 JP JP4150389A patent/JPH02222294A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523203A (en) * | 1993-03-03 | 1996-06-04 | Fuji Photo Film Co., Ltd. | Silver halide photographic material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0483866B1 (en) | Signal processing device | |
| GB1567196A (en) | Phase control circuit | |
| US3873760A (en) | Flesh tone correction using color difference signals | |
| JPH02222294A (ja) | バースト信号発生回路 | |
| EP0074081B1 (en) | Signal processing unit | |
| US3429987A (en) | Matrix circuit for a color television receiver | |
| US4343018A (en) | Chrominance signal processing circuit | |
| US3786179A (en) | Color subcarrier phase shift circuit for color television receiver | |
| JPH0369237B2 (ja) | ||
| EP0521472B1 (en) | Image signal processing device | |
| US5402180A (en) | RGB encoder for producing a composite video signal for NTSC and PAL systems | |
| US4278954A (en) | Suppressed carrier modulator using differential amplifier | |
| US4491801A (en) | Matrix circuit for processing plural signals | |
| US3701844A (en) | Color compensating network for an integrated circuit television receiver | |
| JPH0514916A (ja) | 画像信号処理装置 | |
| JPH0434352B2 (ja) | ||
| JP2524105Y2 (ja) | 色復調軸補正回路 | |
| JPH0595283A (ja) | 位相シフト回路 | |
| JPH0457157B2 (ja) | ||
| JPH0638665B2 (ja) | リニア信号処理回路 | |
| JPH0353834B2 (ja) | ||
| JPS6251556B2 (ja) | ||
| JPH03110990A (ja) | 映像信号処理回路 | |
| JPS61117992A (ja) | 色相調整回路 | |
| JPS61210718A (ja) | 非線形ピ−キング回路 |