JPH02222319A - ディジタルフィルタ - Google Patents
ディジタルフィルタInfo
- Publication number
- JPH02222319A JPH02222319A JP1041894A JP4189489A JPH02222319A JP H02222319 A JPH02222319 A JP H02222319A JP 1041894 A JP1041894 A JP 1041894A JP 4189489 A JP4189489 A JP 4189489A JP H02222319 A JPH02222319 A JP H02222319A
- Authority
- JP
- Japan
- Prior art keywords
- module
- filter
- overflow
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0219—Compensation of undesirable effects, e.g. quantisation noise, overflow
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Complex Calculations (AREA)
- Control Of Electric Motors In General (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、デジタルフィルタ、更に詳細にはデジタルフ
ィルタモジュールを用いて構成されるトランスパーサル
フィルタ等デジタルプイルタに発生するオーバーフロー
（演算時限度を越える絶対値の大きなあるいは小さな数
が発生する状態）等の異常発生を検出する機能を備えた
デジタルフィルタに関する。
ィルタモジュールを用いて構成されるトランスパーサル
フィルタ等デジタルプイルタに発生するオーバーフロー
（演算時限度を越える絶対値の大きなあるいは小さな数
が発生する状態）等の異常発生を検出する機能を備えた
デジタルフィルタに関する。
［従来の技術］
トランスバーサルフィルタは、タップ付き遅延線フィル
タとも呼ばれ、遅延素子を介して得られる過去の入力サ
ンプル値に、フィルタ係数を乗算し、各遅延素子から得
られる信号を加算することにより出力信号を得るように
したもので、これを数式を用いるとＡｔをフィルタ係数
、Ｘを入力信号（サンプル値）の系列、Ｙを出力信号系
列、１きるものである。
タとも呼ばれ、遅延素子を介して得られる過去の入力サ
ンプル値に、フィルタ係数を乗算し、各遅延素子から得
られる信号を加算することにより出力信号を得るように
したもので、これを数式を用いるとＡｔをフィルタ係数
、Ｘを入力信号（サンプル値）の系列、Ｙを出力信号系
列、１きるものである。
このようなトランスバーサルフィルタは、例えば第５図
（Ａ）、（Ｂ）に図示したような構成でハードウェア的
に実現することができる。各図において符号１で示すも
のは、遅延素子（Ｒ）であり、２．３はそれぞれ乗算器
及び加算器である。
（Ａ）、（Ｂ）に図示したような構成でハードウェア的
に実現することができる。各図において符号１で示すも
のは、遅延素子（Ｒ）であり、２．３はそれぞれ乗算器
及び加算器である。
この遅延素子１、乗算器２及び加算器３により一つのタ
ップが形成される。
ップが形成される。
第５図（Ａ）に示すものは、転置型トランスパーサルフ
ィルタ、また第５図（Ｂ）は直接型トランスバーサルフ
ィルタと呼ばれるもので、以前の時刻における入力信号
にそれぞれ所定のフィルタ係数を乗算し、それらを加算
することによりいまの時刻における出力信号を得ようと
するものである。遅延素子１の例としてエツジトリガ型
シフトレジスタが、また乗算器２の例としては、各フィ
ルタ係数を記憶したメモリレジスタが用いられ、また加
算器間に適当なバイブラインレジスタが挿入されること
もある。
ィルタ、また第５図（Ｂ）は直接型トランスバーサルフ
ィルタと呼ばれるもので、以前の時刻における入力信号
にそれぞれ所定のフィルタ係数を乗算し、それらを加算
することによりいまの時刻における出力信号を得ようと
するものである。遅延素子１の例としてエツジトリガ型
シフトレジスタが、また乗算器２の例としては、各フィ
ルタ係数を記憶したメモリレジスタが用いられ、また加
算器間に適当なバイブラインレジスタが挿入されること
もある。
またトランスバーサルフィルタには第６図に図示したよ
うに１個の積和計算器４を使用するものがあり、第５図
に図示したものとは、データの各１点１点がフィルタへ
の入力のＸｏとなりうるか、又あるデータブロックの最
初のデータだけがＸｏとなるかの差である。
うに１個の積和計算器４を使用するものがあり、第５図
に図示したものとは、データの各１点１点がフィルタへ
の入力のＸｏとなりうるか、又あるデータブロックの最
初のデータだけがＸｏとなるかの差である。
いずれの実施例においても直接型では、Ｙ （ｎ）＝Ａ
ｏ−Ｘｎ＋Ａ１ ・Ｘｎ−１＋・−＋Ａｌ−１−Ｘｎ
−ＤＩ また転置型では、 Ｙ （ｎ）ｗ （Ａｏ −Ｘｎ＋ （ＡＩ
−Ｘｎ−１＋ （・・・＋ （ＡＩ−１−Ｘ ｎ−
１＋１））） ・・・）））と表現することができる
。
ｏ−Ｘｎ＋Ａ１ ・Ｘｎ−１＋・−＋Ａｌ−１−Ｘｎ
−ＤＩ また転置型では、 Ｙ （ｎ）ｗ （Ａｏ −Ｘｎ＋ （ＡＩ
−Ｘｎ−１＋ （・・・＋ （ＡＩ−１−Ｘ ｎ−
１＋１））） ・・・）））と表現することができる
。
こめようなデジタルフィルタはデジタル処理によりフィ
ルタリングが行なわれるので、高精度に、しかも適応制
御などに適するために種々の分野で用いられている。ま
た最近ＬＳＩの進歩により、これらのフィルタが１つの
モジュールあるいは複数のモジエールの合成として得ら
れるようになっており信頼性が高く、しかも小型のデジ
タルフィルタが得られるようになっている。
ルタリングが行なわれるので、高精度に、しかも適応制
御などに適するために種々の分野で用いられている。ま
た最近ＬＳＩの進歩により、これらのフィルタが１つの
モジュールあるいは複数のモジエールの合成として得ら
れるようになっており信頼性が高く、しかも小型のデジ
タルフィルタが得られるようになっている。
例えば、適応制御としてはトランスバーサルフィルタの
出力信号と目標となるシステムの信号との誤差信号を発
生させ、その誤差信号に応じて、フィルタ係数を自動的
に調整することにより未知のシステムのモデリングを行
なうことが可能になる（単行本「適応フィルタ入門」
現代工学社 １９８７年９月１０日発行 第６．７頁参
照）。
出力信号と目標となるシステムの信号との誤差信号を発
生させ、その誤差信号に応じて、フィルタ係数を自動的
に調整することにより未知のシステムのモデリングを行
なうことが可能になる（単行本「適応フィルタ入門」
現代工学社 １９８７年９月１０日発行 第６．７頁参
照）。
又、トランスバーサルフィルタを用いた例として、ゴー
ストキャンセラが知られている。通常ゴースト画像は、
テレビ電波信号が高層ビルや山などにぶつかって反射し
、障害物にぶつかることなく直接受信された信号と、こ
れらの障害物によって反射された信号が重なることによ
って生じるものである。すなわちゴースト信号は、もと
の送信信号が、種々の伝播経路を経た結果発生し、入力
信号の伝達時間、大きさ、位相などが一種の変調を受け
て混入したことによって生じるものである。ゴーストキ
ャンセラでは入力信号をフィルタ係数が可変なトランス
バーサルフィルタに通してゴースト信号をキャンセルす
るようにしている。
ストキャンセラが知られている。通常ゴースト画像は、
テレビ電波信号が高層ビルや山などにぶつかって反射し
、障害物にぶつかることなく直接受信された信号と、こ
れらの障害物によって反射された信号が重なることによ
って生じるものである。すなわちゴースト信号は、もと
の送信信号が、種々の伝播経路を経た結果発生し、入力
信号の伝達時間、大きさ、位相などが一種の変調を受け
て混入したことによって生じるものである。ゴーストキ
ャンセラでは入力信号をフィルタ係数が可変なトランス
バーサルフィルタに通してゴースト信号をキャンセルす
るようにしている。
このようなゴーストキャンセラを制御するために基準信
号を挿入して放送する例が例えば日経エレクトロニクス
８７．１０，９、Ｎｏ、４３２）第２２０頁以下の「
テレビ信号にゴーストキャンセラ制御用基準信号を挿入
して放送」に記載されている。
号を挿入して放送する例が例えば日経エレクトロニクス
８７．１０，９、Ｎｏ、４３２）第２２０頁以下の「
テレビ信号にゴーストキャンセラ制御用基準信号を挿入
して放送」に記載されている。
第７図はこの原理を示すもので、入力信号ｆ （ｔ）は
ダイレクトに加算器１１に入力されるとともに、−次元
のトランスバーサルフィルタ１０に入力され、そこで加
算器１１により元の入力信号と加算される０次に加算器
１１の出力は、フィルタ係数制御装置１２に入力される
。この係数制御装置１２には、基準信号Ｒｅｆが人力さ
れるので、入力信号ｆ （ｔ）の基準信号挿入期間にお
いて加算器１１の信号とこの基準信号Ｒｅｆを比較する
ことにより、両信号が一致するようにトランスバーサル
フィルタ１０の各フィルタ係数を調節し、上述したよう
にゴースト信号をキャンセルするようにしている。
ダイレクトに加算器１１に入力されるとともに、−次元
のトランスバーサルフィルタ１０に入力され、そこで加
算器１１により元の入力信号と加算される０次に加算器
１１の出力は、フィルタ係数制御装置１２に入力される
。この係数制御装置１２には、基準信号Ｒｅｆが人力さ
れるので、入力信号ｆ （ｔ）の基準信号挿入期間にお
いて加算器１１の信号とこの基準信号Ｒｅｆを比較する
ことにより、両信号が一致するようにトランスバーサル
フィルタ１０の各フィルタ係数を調節し、上述したよう
にゴースト信号をキャンセルするようにしている。
この場合、ゴースト信号の発生は放送側と受信側の電波
経路の物理的条件、例えば建造物の存在、振動、角度、
電波反射、送信アンテナの振動、受信アンテナの振動、
風の方向、風速、気温、湿度その他３次元的な物性条件
にしたがって決まるので、ゴースト信号が出ないように
するためには、トランスバーサルフィルタ１０の係数を
時々刻々と変化させその係数を適応制御（学習制御）し
なければならない。
経路の物理的条件、例えば建造物の存在、振動、角度、
電波反射、送信アンテナの振動、受信アンテナの振動、
風の方向、風速、気温、湿度その他３次元的な物性条件
にしたがって決まるので、ゴースト信号が出ないように
するためには、トランスバーサルフィルタ１０の係数を
時々刻々と変化させその係数を適応制御（学習制御）し
なければならない。
［発明が解決しようとする課題］
このようなトランスバーサルフィルタは通常単一のＬＳ
Ｉチップ又は同一種類の複数個のＬＳＩチップを使用し
て実現される。その場合各ＬＳＩチップ内には複数個の
タップが設けられている。
Ｉチップ又は同一種類の複数個のＬＳＩチップを使用し
て実現される。その場合各ＬＳＩチップ内には複数個の
タップが設けられている。
トランスバーサルフィルタでは出力に近い側の加算器の
ビット数を増加するような構成でないと、オーバーフロ
ーを生じる可能性があるが、通常トランスバーサルフィ
ルタでは、各タップの加算器のビット幅やビット範囲が
固定されているので、各タップごとにオーバーフローを
発生する可能性がある。オーバーフローなどの異常が発
生すると、そのタップ出力が不正確になってしまうこと
があり、所定のフィルタ特性が得られなくなるので、オ
ーバーフローが発生したら、それをどのようにシステム
に知らせ、システムはその場合どのように反応すべきか
などの問題が発生する。
ビット数を増加するような構成でないと、オーバーフロ
ーを生じる可能性があるが、通常トランスバーサルフィ
ルタでは、各タップの加算器のビット幅やビット範囲が
固定されているので、各タップごとにオーバーフローを
発生する可能性がある。オーバーフローなどの異常が発
生すると、そのタップ出力が不正確になってしまうこと
があり、所定のフィルタ特性が得られなくなるので、オ
ーバーフローが発生したら、それをどのようにシステム
に知らせ、システムはその場合どのように反応すべきか
などの問題が発生する。
従来のトランスバーサルフィルタでは、このような異常
が発生した場合何の手段も施されていないので、所定の
フィルタ特性が得られないばがつか、システム全体が誤
動作を起こしてしまうという問題があった。
が発生した場合何の手段も施されていないので、所定の
フィルタ特性が得られないばがつか、システム全体が誤
動作を起こしてしまうという問題があった。
従って本発明は、このような問題点を解決するためにな
されたもので、オーバーフローなどの異常の発生を即座
に検出し、それに対応した処置が可能となるデジタルフ
ィルタの異常検出装置を提供することを目的とする。
されたもので、オーバーフローなどの異常の発生を即座
に検出し、それに対応した処置が可能となるデジタルフ
ィルタの異常検出装置を提供することを目的とする。
［課題を解決するための手段］
本発明においては上述した課題を解決するために、複数
のデジタルフィルタモジュールを用いて構成されるデジ
タルフィルタにおいて、一つのモジュールに発生する異
常信号を求め、その異常信号と次段のモジュールに発生
する異常信号を前記次段のモジュール内において論理処
理することによりデジタルフィルタの異常を検出する構
成を採用した。
のデジタルフィルタモジュールを用いて構成されるデジ
タルフィルタにおいて、一つのモジュールに発生する異
常信号を求め、その異常信号と次段のモジュールに発生
する異常信号を前記次段のモジュール内において論理処
理することによりデジタルフィルタの異常を検出する構
成を採用した。
［作 用］
本発明では、デジタルフィルタが複数のモジュールを用
いて構成される場合、一つのモジュールに発生する異常
信号と次段のモジュールに発生する異常信号とを前記次
段のモジュールにおいて論理処理することによりデジタ
ルフィルタの異常を検出するようにしているので、素子
数や配線数の少ない簡単な構成で、全体のデジタルフィ
ルタの異常を素早く検出す墨ことができる。
いて構成される場合、一つのモジュールに発生する異常
信号と次段のモジュールに発生する異常信号とを前記次
段のモジュールにおいて論理処理することによりデジタ
ルフィルタの異常を検出するようにしているので、素子
数や配線数の少ない簡単な構成で、全体のデジタルフィ
ルタの異常を素早く検出す墨ことができる。
［実施例］
以下、図面に示す実施例に従い本発明の詳細な説明する
。
。
第１図は、本発明をトランスバーサルフィルタに用いた
場合の図であり、トランスバーサルフィルタを構成する
一つのモジュール２０内の各タップ２１の構成は、従来
例で示した第５図と同様遅延素子１、乗算器２、加算器
３より構成される。
場合の図であり、トランスバーサルフィルタを構成する
一つのモジュール２０内の各タップ２１の構成は、従来
例で示した第５図と同様遅延素子１、乗算器２、加算器
３より構成される。
そして加算器３にオーバーフローが発生すると、オーバ
ーフロー出力は、例えば、Ｈレベルとなるように構成さ
れており、その信号は信号線２２に出力される。１つの
モジュール２０内の各タップ２１からの出力はそれぞれ
論理和を取るオアゲート２３に入力される。このオアゲ
ート２３には、さらに前段のモジュール２０からの論理
和の信号２３ａが人力されており、これらの信号の論理
和がオア回路２３の出力２３ｂとなる。
ーフロー出力は、例えば、Ｈレベルとなるように構成さ
れており、その信号は信号線２２に出力される。１つの
モジュール２０内の各タップ２１からの出力はそれぞれ
論理和を取るオアゲート２３に入力される。このオアゲ
ート２３には、さらに前段のモジュール２０からの論理
和の信号２３ａが人力されており、これらの信号の論理
和がオア回路２３の出力２３ｂとなる。
すなわち第２図に図示したように１つのモジュール２０
の論理和の出力が、次段のモジュールの入力となってお
り、一つのモジュールの各タップ２１のオーバーフロー
の論理和と、モジュール外部、すなわち前段モジュール
からの異常信号入力との論理和を取りそのモジュールの
出力としている。１つのモジュールからのオーバーフロ
ー出力がＨレベルになると、次段のオーバーフロー人力
と接続され、最終モジュールのオーバーフロー出力がＨ
レベルとして出力され、トランスパーサルフィルタ内の
いずれかのモジュールに異常信号が発生したことが識別
される。
の論理和の出力が、次段のモジュールの入力となってお
り、一つのモジュールの各タップ２１のオーバーフロー
の論理和と、モジュール外部、すなわち前段モジュール
からの異常信号入力との論理和を取りそのモジュールの
出力としている。１つのモジュールからのオーバーフロ
ー出力がＨレベルになると、次段のオーバーフロー人力
と接続され、最終モジュールのオーバーフロー出力がＨ
レベルとして出力され、トランスパーサルフィルタ内の
いずれかのモジュールに異常信号が発生したことが識別
される。
すなわちこの実施例では各モジュールのオーバーフロー
出力が、そのモジュール内で発生したオーバーフローの
みならず、それより前段のモジュールからのオーバーフ
ロー出力を表わしていることになる。このように１つの
モジュール外部で、オーバーフロー出力を合成せず、モ
ジュール内部で合成し、その結果を順次次段へのカスケ
ード接続により伝達していくので、配線本数のみならず
、配線面積が低減できる特徴がある。前段のモジュール
のオーバーフロー出力と、後段のモジュールのオーバー
フロー人力が近接している場合には、プリント基板等の
配線上極めて有利な構成となる。いずれのモジュールで
オーバーフローが発生したかを知るためには、例えば第
２図に図示したように各モジュールのオーバーフロー出
力等の異常を解析する解析用論理回路２８に入力するこ
とによりそのモジュールを特定する。
出力が、そのモジュール内で発生したオーバーフローの
みならず、それより前段のモジュールからのオーバーフ
ロー出力を表わしていることになる。このように１つの
モジュール外部で、オーバーフロー出力を合成せず、モ
ジュール内部で合成し、その結果を順次次段へのカスケ
ード接続により伝達していくので、配線本数のみならず
、配線面積が低減できる特徴がある。前段のモジュール
のオーバーフロー出力と、後段のモジュールのオーバー
フロー人力が近接している場合には、プリント基板等の
配線上極めて有利な構成となる。いずれのモジュールで
オーバーフローが発生したかを知るためには、例えば第
２図に図示したように各モジュールのオーバーフロー出
力等の異常を解析する解析用論理回路２８に入力するこ
とによりそのモジュールを特定する。
第２図に図示した実施例は、非同期型のもので、回路構
成が簡単である代わりに、使用半導体個数が多くなった
時半導体内部を信号が通過するので、温度、電源電圧、
プロセスなどの影響を受けやすく成るという欠点がある
。
成が簡単である代わりに、使用半導体個数が多くなった
時半導体内部を信号が通過するので、温度、電源電圧、
プロセスなどの影響を受けやすく成るという欠点がある
。
この欠点を解決したものが同期式の検出回路であり、そ
の例が第３図と第４図に図示されている。すなわち第３
図に図示したように、トランスバーサルフィルタ３０の
一つのモジュールにおいて前段からのオーバーフロー出
力を直接オア回路２３に入力せず、Ｄ型フリップフロッ
プ３１に入力させ、それを−旦記憶し、クロック同期に
よりオーバーフローの論理和をとるように構成したもの
である。
の例が第３図と第４図に図示されている。すなわち第３
図に図示したように、トランスバーサルフィルタ３０の
一つのモジュールにおいて前段からのオーバーフロー出
力を直接オア回路２３に入力せず、Ｄ型フリップフロッ
プ３１に入力させ、それを−旦記憶し、クロック同期に
よりオーバーフローの論理和をとるように構成したもの
である。
このようなトランスバーサルフィルタ３０を第２図と同
様に複数個接続する。このような構成では、クロック同
期により安定化を図フでいるので、半導体内部を信号が
通るにも拘らず、温度、電源電圧、プロセス変動の影響
は顕著に少なくなる。従ってどのモジュールから発生し
たオーバーフローかを解析することが不可能になること
はない。
様に複数個接続する。このような構成では、クロック同
期により安定化を図フでいるので、半導体内部を信号が
通るにも拘らず、温度、電源電圧、プロセス変動の影響
は顕著に少なくなる。従ってどのモジュールから発生し
たオーバーフローかを解析することが不可能になること
はない。
Ｄ型フリップフロップなどによる記憶の方法は、第３図
に示したようにそのトランスパーサルフィルタ入力にオ
ーバーフロー出力を受け、直ちにフリップフロップに格
納したのちに、モジュール内で発生したオーバーフロー
との論理和を取る方法と、第４図に図示したようにオー
バーフロー出力をオア回路２３に人力し、そのモジュー
ルで発生した他のオーバーフロー出力との論理和をとっ
た後で、Ｄ型フリップフロップなどのメモリに格納させ
る方法が考えられる。
に示したようにそのトランスパーサルフィルタ入力にオ
ーバーフロー出力を受け、直ちにフリップフロップに格
納したのちに、モジュール内で発生したオーバーフロー
との論理和を取る方法と、第４図に図示したようにオー
バーフロー出力をオア回路２３に人力し、そのモジュー
ルで発生した他のオーバーフロー出力との論理和をとっ
た後で、Ｄ型フリップフロップなどのメモリに格納させ
る方法が考えられる。
以上説明した例は、トランスバーサルフィルタにオーバ
ーフローが発生した場合の異常であったが、このような
異常に限定されるものでなく、他の異常が発生した場合
も全く同様な構成でそれを検出しシステムに知らせるこ
とができるものである。
ーフローが発生した場合の異常であったが、このような
異常に限定されるものでなく、他の異常が発生した場合
も全く同様な構成でそれを検出しシステムに知らせるこ
とができるものである。
又、本発明は、トランスバーサルフィルタのフィルタだ
けに限定されるものではなく、その他のデジタルフィル
タにも適用できるものである。
けに限定されるものではなく、その他のデジタルフィル
タにも適用できるものである。
なお、以上説明した実施例において、トランスバーサル
フィルタモジュールは、集積回路チップ、ディスクリー
ト回路あるいはそれらを組み合わせたハイブリッド回路
から構成することができるものである。
フィルタモジュールは、集積回路チップ、ディスクリー
ト回路あるいはそれらを組み合わせたハイブリッド回路
から構成することができるものである。
［発明の効果］
以上説明したように本発明では、デジタルフィルタが複
数の千ジュールを用いて構成される場合、一つのモジュ
ールに発生する異常信号と次段のモジュールに発生する
異常信号とを前記次段のモジュールにおいて論理処理す
ることによりデジタルフィルタの異常を検出するように
しているので、素子数や配線数の少ない簡単な構成で、
オーバーフローなどの異常の発生を即座に検出し、異常
発生に対応した処置が可能となる。
数の千ジュールを用いて構成される場合、一つのモジュ
ールに発生する異常信号と次段のモジュールに発生する
異常信号とを前記次段のモジュールにおいて論理処理す
ることによりデジタルフィルタの異常を検出するように
しているので、素子数や配線数の少ない簡単な構成で、
オーバーフローなどの異常の発生を即座に検出し、異常
発生に対応した処置が可能となる。
第１図は、本発明を用いたトランスバーサルフィルタの
一つのモジュールの異常を検出する回路の概略構成を示
したブロック図、第２図は本発明を用いたトランスバー
サルフィルタが複数のモジュールから構成される場合の
実施例を示した回路図、第３図および第４図は、同期的
に異常を検出する場合の回路構成を示した回路図、第５
図（Ａ）、（Ｂ）および第６図は、従来のトランスバー
サルフィルタの構成を示す回路図、第７図は、ゴースト
キャンセラの概略構成を示すブロック図である。 ２０３０・・・トランスバーサルフィルタモジュール２
１・・・トランスバーサルフィルタを構成するタップ２
２・・・信号線 ２３・・・オア回路 ２３ａ・・・入力 ２３ｂ・・・出力 ２８・・・オーバーフロー解析論理回路３１・・・Ｄ型
フリップフロップ 特許出願人 エルニスアイ・ロジック株式会社「１司）
松下電器産業株式会社 のｌ豚すＧに 第３図 の訪洟へｌＪ記を回 第４図 精１毛市〜Ｎ色、了、すブｂ１．フを 第１図 トラ〉スパーすルフイルクのａ躍と躬 第２図 第６図 第７図
一つのモジュールの異常を検出する回路の概略構成を示
したブロック図、第２図は本発明を用いたトランスバー
サルフィルタが複数のモジュールから構成される場合の
実施例を示した回路図、第３図および第４図は、同期的
に異常を検出する場合の回路構成を示した回路図、第５
図（Ａ）、（Ｂ）および第６図は、従来のトランスバー
サルフィルタの構成を示す回路図、第７図は、ゴースト
キャンセラの概略構成を示すブロック図である。 ２０３０・・・トランスバーサルフィルタモジュール２
１・・・トランスバーサルフィルタを構成するタップ２
２・・・信号線 ２３・・・オア回路 ２３ａ・・・入力 ２３ｂ・・・出力 ２８・・・オーバーフロー解析論理回路３１・・・Ｄ型
フリップフロップ 特許出願人 エルニスアイ・ロジック株式会社「１司）
松下電器産業株式会社 のｌ豚すＧに 第３図 の訪洟へｌＪ記を回 第４図 精１毛市〜Ｎ色、了、すブｂ１．フを 第１図 トラ〉スパーすルフイルクのａ躍と躬 第２図 第６図 第７図
Claims (1)
- １）複数のデジタルフィルタモジュールを用いて構成さ
れるデジタルフィルタにおいて、一つのモジュールに発
生する異常信号を求め、その異常信号と次段のモジュー
ルに発生する異常信号を前記次段のモジュール内におい
て論理処理することによりデジタルフィルタの異常を検
出することを特徴とするデジタルフィルタ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1041894A JPH0760990B2 (ja) | 1989-02-23 | 1989-02-23 | ディジタルフィルタ |
| EP90103393A EP0384447B1 (en) | 1989-02-23 | 1990-02-22 | Digital filter |
| DE69018497T DE69018497T2 (de) | 1989-02-23 | 1990-02-22 | Digitales Filter. |
| US07/483,584 US5195049A (en) | 1989-02-23 | 1990-02-22 | Digital filter system with anomaly detection and indication |
| US07/814,392 US5150318A (en) | 1989-02-23 | 1991-12-23 | Digital filter system with anomaly detection and indication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1041894A JPH0760990B2 (ja) | 1989-02-23 | 1989-02-23 | ディジタルフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02222319A true JPH02222319A (ja) | 1990-09-05 |
| JPH0760990B2 JPH0760990B2 (ja) | 1995-06-28 |
Family
ID=12620995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1041894A Expired - Fee Related JPH0760990B2 (ja) | 1989-02-23 | 1989-02-23 | ディジタルフィルタ |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5195049A (ja) |
| EP (1) | EP0384447B1 (ja) |
| JP (1) | JPH0760990B2 (ja) |
| DE (1) | DE69018497T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009150949A1 (ja) * | 2008-06-10 | 2009-12-17 | 独立行政法人科学技術振興機構 | フィルタ |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0760990B2 (ja) | 1989-02-23 | 1995-06-28 | エルエスアイ・ロジック株式会社 | ディジタルフィルタ |
| US5227991A (en) * | 1991-11-20 | 1993-07-13 | Motorola, Inc. | Comb filter including a data overflow monitor, and a radio including the same |
| DE19639935C1 (de) * | 1996-09-27 | 1998-04-23 | Siemens Ag | Schaltungsanordnung mit zwischen Registern angeordneten kombinatorischen Blöcken |
| US5880973A (en) * | 1996-11-20 | 1999-03-09 | Graychip Inc. | Signal processing system and method for enhanced cascaded integrator-comb interpolation filter stabilization |
| US20060085496A1 (en) * | 2004-10-18 | 2006-04-20 | Genesis Microchip Inc. | Programmably configurable digital filter |
| US7808916B1 (en) | 2005-12-28 | 2010-10-05 | At&T Intellectual Property Ii, L.P. | Anomaly detection systems for a computer network |
| US20070150949A1 (en) * | 2005-12-28 | 2007-06-28 | At&T Corp. | Anomaly detection methods for a computer network |
| JP5241450B2 (ja) | 2008-11-27 | 2013-07-17 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその異常検出方法 |
| US10530339B2 (en) * | 2017-02-17 | 2020-01-07 | Schweitzer Engineering Laboratories, Inc. | Fixed latency configurable tap digital filter |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56114071A (en) * | 1980-02-13 | 1981-09-08 | Nec Corp | Arithmetic circuit |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3609568A (en) * | 1970-06-08 | 1971-09-28 | Bell Telephone Labor Inc | Stable digital filter apparatus |
| US3725687A (en) * | 1971-03-04 | 1973-04-03 | Bell Telephone Labor Inc | Threshold logic digital filter |
| US3700874A (en) * | 1971-03-04 | 1972-10-24 | Bell Telephone Labor Inc | Threshold logic overflow detector |
| US4021654A (en) * | 1975-06-11 | 1977-05-03 | Paradyne, Inc. | Digital filter |
| US4104729A (en) * | 1975-08-27 | 1978-08-01 | International Standard Electric Corporation | Digital multiplier |
| JPS54554A (en) * | 1977-06-03 | 1979-01-05 | Hitachi Ltd | Digital filter |
| JPS5571316A (en) * | 1978-11-24 | 1980-05-29 | Hitachi Ltd | Recursive digital filter |
| US4507725A (en) * | 1982-07-01 | 1985-03-26 | Rca Corporation | Digital filter overflow sensor |
| JP2600293B2 (ja) * | 1988-06-10 | 1997-04-16 | 日本電気株式会社 | オーバーフロー補正回路 |
| JP2957183B2 (ja) * | 1988-07-29 | 1999-10-04 | 日本電気株式会社 | 巡回型ディジタルフィルタ |
| JPH0760990B2 (ja) | 1989-02-23 | 1995-06-28 | エルエスアイ・ロジック株式会社 | ディジタルフィルタ |
-
1989
- 1989-02-23 JP JP1041894A patent/JPH0760990B2/ja not_active Expired - Fee Related
-
1990
- 1990-02-22 DE DE69018497T patent/DE69018497T2/de not_active Expired - Fee Related
- 1990-02-22 US US07/483,584 patent/US5195049A/en not_active Expired - Lifetime
- 1990-02-22 EP EP90103393A patent/EP0384447B1/en not_active Expired - Lifetime
-
1991
- 1991-12-23 US US07/814,392 patent/US5150318A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56114071A (en) * | 1980-02-13 | 1981-09-08 | Nec Corp | Arithmetic circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009150949A1 (ja) * | 2008-06-10 | 2009-12-17 | 独立行政法人科学技術振興機構 | フィルタ |
| US8949303B2 (en) | 2008-06-10 | 2015-02-03 | Japanese Science And Technology Agency | Filter |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0384447A2 (en) | 1990-08-29 |
| JPH0760990B2 (ja) | 1995-06-28 |
| DE69018497T2 (de) | 1995-08-10 |
| DE69018497D1 (de) | 1995-05-18 |
| EP0384447A3 (en) | 1991-02-27 |
| US5150318A (en) | 1992-09-22 |
| EP0384447B1 (en) | 1995-04-12 |
| US5195049A (en) | 1993-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2592810B2 (ja) | サンプルレート変換回路 | |
| US6636993B1 (en) | System and method for automatic deskew across a high speed, parallel interconnection | |
| US4507725A (en) | Digital filter overflow sensor | |
| JPH02222319A (ja) | ディジタルフィルタ | |
| US6009445A (en) | Reconfigurable infinite impulse response digital filter | |
| US5111420A (en) | Arithmetic unit using a digital filter forming a digital signal processing system with signal bypass | |
| US5668895A (en) | Digital filter for image processing | |
| EP0384448A2 (en) | Digital filter | |
| WO1992009140A1 (en) | Adjusting delay circuitry | |
| EP0124942B1 (en) | Integrated memory circuit of a series-parallel-series type | |
| US5187725A (en) | Data detector at output of counter | |
| JPH03214942A (ja) | ディジタル信号時間差補正回路 | |
| US5894421A (en) | Method and apparatus for calculating slew rates and signal propagation times for signal waveforms | |
| JP2824193B2 (ja) | 信号伝送方法および装置 | |
| US7424634B2 (en) | System and method for reducing jitter of signals coupled through adjacent signal lines | |
| JPH04314209A (ja) | ディジタルビット直列信号処理のための回路装置 | |
| JPH06181424A (ja) | ディジタルフィルタシステム | |
| KR970064217A (ko) | 에이치디티브이(hdtv)용 고속 채널 등화기 | |
| JP3246096B2 (ja) | ディジタル機器の自己診断装置 | |
| JPS5866445A (ja) | 信号照合回路 | |
| US7340020B2 (en) | Method and apparatus for tracking invalid signals through a digital system | |
| JP2002314515A (ja) | 同時双方向送受信装置及び信号送受信システム | |
| JPH08340252A (ja) | 位相検出装置および方法 | |
| JPH05236026A (ja) | デジタル信号監視回路 | |
| JPS60208113A (ja) | デジタルフイルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |