JPH02222542A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、自己整合技術を利用した半導体装置の製造方
法に関する。

［従来のμ術］ ＩＣ，ＬＳＩ等の半導体装置内に形成されるバイポーラ
トランジスタの高速化を実現するために。

自己整合（セルファライン）技術を利用した製造方法が
盛んに開発されている。第３図（、）乃至（ｉ）はその
ような自己整合技術を利用したバイポーラトランジスタ
の製造方法の一例として、選択酸化法を用いた製造工程
を示すもので、以下工程順に説明する。なお実際にはそ
のようなパイポ−ラトランジスタは、ＩＣ等を構成する
１つの素子として共通の半導体基板内に形成されるが、
この共通基板及び各素子を絶縁している素子分離領域に
ついては図示を省略する。またバイポーラトランジスタ
としては、ＮＰＮ型のものを製造する例で説明する。

工程（ａ）：第３図（ａ）のように、Ｎ型領域１表面に
フィールド酸化膜（ＳｉＯ，）２及びパッド酸化膜（イ
オン注入バッファ酸化膜）３を形成し。

さらにこれら酸化膜２，３上に選択酸化用マスク膜とし
て窒化膜（ＳｉａＮＪ　４を形成する。Ｎ型領域１は予
めＮ型基板上に気相成長法によって形成された低濃度領
域であり、Ｎ型コレクタの一部を構成する。またフィー
ルド酸化膜２は予めＮ型領域の全面に熱生成により形成
された後、ベースとなるべき部分のみが除去されてここ
にパッド酸化膜３が形成されている。

工程（ｂ）：第３図（ｂ）のように、フォトレジスト５
を部分的に窒化膜４上に形成しフォトレジスト５をマス
クとして例えばドライエツチング法により窒化膜４を選
択的に除去する。

工程（Ｃ）：第３図（ｃ）のように、フォトレジスト５
をマスクとしてボロンイオン（Ｂｏ）をパッド酸化膜３
を通して注入し、拡散することによりＰ０型外部ベース
６を選択的に形成する。

工程（ｄ）：第３図（ｄ）のように、フォトレジスト５
を除去した後窒化膜４をマスクとして選択酸化を行なっ
て、Ｐ０型外部ベース６上にフィールド酸化膜２と同様
に厚い酸化膜２′を形成する。

工程（ｅ）：第３図（６）のように、フィールド酸化膜
２をマスクとして用い自己整合法によりボロンイオン（
Ｂｏ）を窒化膜４を通して注入することにより、Ｐ型真
性ベース７をＰ０型外部ベース６と接するように形成す
る。

工程（ｆ）：第３図（ｆ）のように、窒化膜４及びこの
直下のパッド酸化膜３を除去する。

工程（ｇ）：第３図（ｇ）のように、ポリシリコン８を
堆積することにより酸化膜２，２′及びＰ４型外部ベー
ス６、Ｐ型真性ペース７の表面を覆う。

工程（ｈ）：第３図（ｈ）のように、ヒ素イオン（Ａ　
”　ｓ　）をポリシリコン８を通して注入し、拡散する
ことにより、酸化膜２′をマスクとして用い自己整合法
により、Ｐ型具性ベース７内にＮ０型エミツタ９を選択
的に形成する。

工程（ｉ）：第３図（ｉ）のように、ポリシリコン８を
Ｎ０型エミツタ９上のみ残して他を除去すると共にＰ４
型外部ベース６上の酸化膜２′を選択的に除去し、アル
ミニウムを付着することにより、ポリシリコン８上にエ
ミッタ電極１０を形成すると共に、ＰＩ型外部ベース６
上にベース電極１１を形成する。コレクタ電極は図示し
ない他の部分に形成される。

以上のような製造工程によってＮＰＮ型バイポーラトラ
ンジスタが得られる。

［発明が解決しようとする課題］ ところで従来の製造方法によって得られたバイポーラト
ランジスタは、第３図（ｉ）から明らかなようにＰ９型
外部ベース６とＮ０型エミツタ９との高不純物濃度領域
同士が直接接触しているので、ベースとエミッタ間に逆
電圧が加えられた場合に接合から開領域に向かう空乏層
が十分に拡がることができないために、エミッタ・ベー
ス間の耐圧が低下すると共に寄生容量が増大してトラン
ジスタとしての性能が劣化するという問題がある。

本発明は以上のような問題に対処してなされたもので、
エミッタ・ベース間の逆耐圧及び寄生容量を改善してト
ランジスタの性能を向上するようにした半導体装置の製
造方法を提供することを目的とするものである。

［課題を解決するための手段］ 上記目的を達成するために本発明は、（ａ）半導体領域
表面に酸化膜１選択酸化用マスク膜及び絶縁膜を順次形
成する工程と、（ｂ）絶縁膜表面にフォトレジストを部
分的に形成し、これをマスクとして上記絶縁膜をフォト
レジスト直下に至る部分までオーバーエツチングされる
ように選択的にエツチングする工程と、（Ｃ）フォトレ
ジストをマスクとして上記半導体領域内に第１導電型の
高不純物濃度半導体領域を選択的に形成する工程と、（
ｄ）フォトレジストを除去した後上記絶縁膜をマスクと
して選択酸化用マスク膜を選択的にエツチングする工程
と、（８）選択酸化用マスク膜によってマスクされてい
ない半導体領域表面を選択酸化した後上記選択酸化用マ
スク膜直下に上記第１導電型の高不純物濃度半導体領域
と接するように第２導電型の低不純物濃度半導体領域を
形成する工程と、（ｆ）第１導電型の低不純物濃度半導
体領域内に上記第１導電型の高不純物濃度半導体領域と
接しないように第１導電型の高不純物濃度半導体領域を
選択的に形成する工程と、を含むことを特徴とするもの
である。

［作用］ フォトレジストをマスクとして第１導電型の高不純物濃
度領域例えばＰ“型外部ベース６を形成した後、そのフ
ォトレジストをマスクとしてオーバーエツチングされた
絶縁膜をマスクとして選択酸化用マスクを形成する。続
いてこの選択酸化用マスクを用いて選択酸化を行なった
後、Ｐ０型外部ベースと接するように第１導電型の低濃
度領域例えば、Ｐ型外部ベースを形成する０次にＰ型外
部ベース内に選択的に第２導電型の高不純物濃度領域例
えばＮ９型エミツタを形成する。この場合Ｎ０型エミツ
タは前記絶縁膜がオーバーエツチングされた分Ｐ０型外
部ベースとの間に距離が設けられるので、高不純物濃度
領域であるＰ０型外部ベースとＮ０型エミツタが直接接
触することは避けられる。

［実施例］ 以下図面を参照して本発明実施例を説明する。

第１図（ａ）乃至（１）は本発明の半導体装置の製造方
法の実施例を示す断面図で、以下工程順に説明する。

工程（ａ）：第１図（ａ）のように、Ｎ型領域１表面に
ベースとなる領域を開口したフィールド酸化膜（Ｓｉｎ
、）２及びパッド酸化膜３を形成し。

さらにこれら酸化膜２，３上に選択酸化用マスク膜とし
て窒化膜（ＳｉａＮ４）４を形成する。

工程（ｂ）：第１図（ｂ）のように、窒化膜４上に絶縁
膜として酸化膜１２をＣＶＤ法又はスピンオン法により
形成する。ＣＶＤ法、スピンオン法により形成される酸
化膜１２は、フィールド酸化膜２及びパッド酸化膜３の
ように熱生成されたものに比較して膜質がち密でないの
で大きなエッチレートを有している。

工程（Ｃ）：第１図（Ｑ）のように、フォトレジスト５
を部分的に酸化膜１２上に形成する。

工程（ｄ）：第１図（ｄ）のように、フォトレジスト５
をマスクとして酸化膜１２を例えばウェットエツチング
法により等法的に選択除去する。

この場合第２図（ａ）に示すようにフォトレジスト５に
よってマスクされていない部分の酸化膜１２をエツチン
グした後、さらにエツチングを続けて第２図（ｂ）のよ
うにフォトレジスト５の直下に至る部分の酸化膜１２を
オーバーエツチングするようにする。このオーバーエツ
チングの寸法Ｗが本発明におけるポイントとなる。

工程（ｅ）：第１図（６）のように、フォトレジスト５
．フィールド酸化膜２をマスクとしてボロンイオン（Ｂ
９）をパッド酸化膜３、窒化膜４を通して注入し、拡散
することによりＰ０型外部ベース６を選択的に形成する
。

工程（ｆ）：第１図（ｆ）のように、フォトレジスト５
を除去した後残っている酸化膜１２をマスクとして窒化
膜４を酸化膜に対して選択性のあるエツチング法により
除去する。この場合窒化膜４は真性ベース及びエミッタ
を形成すべき領域上に残される。

工程（ｇ）：第１図（ｇ）のように、酸化膜１２をエツ
チング法によって除去した後酸化膜４をマスクとして選
択酸化を行なってＰ０型外部ベースε上にフィールド酸
化膜２と同様に厚い酸化膜２′を形成する。酸化膜１２
は前記したように大きなエッチレートを有しているので
容易に選択的にエツチングすることができる。

工程（ｈ）：第１図（ｈ）のように、フィールド酸化膜
２をマスクとして用い自己整合法によりボロンイオン（
Ｂｏ）を窒化膜４を通して注入することにより、Ｐ型外
部ベースフをＰ０型外部べ−ス６と接するように形成す
る。

工程（ｉ）：第１図（ｉ）のように、窒化膜４及びこの
直下のパッド酸化膜３を除去する。

工程（ｊ）：第１図（ｊ）のように、ポリシリコン８を
堆積することにより酸化膜２，２′及びＰ型真性ベース
７の表面を覆う、Ｐ０型外部ベース６の表面は既に厚い
酸化１１ｉ２’で覆われているのでポリシリコン８たよ
っては覆われない。

工程（ｋ）：第１図（ｋ）のように、ヒ素イオン（Ａ”
ｓ）をポリシリコン８を通して注入し、拡散することに
より、酸化膜２′をマスクとして用い自己整合法により
、Ｐ型真性ベース７内にＰ９型外部ベース６と接しない
ようにＮ０型エミツタ９を選択的に形成する。この場合
工程（ｄ）において酸化膜１２をオーバーエツチングす
ることにより、このオーバーエツチングの寸法Ｗの分だ
けＰ４型外部ベース６とＮ４型エミツタ９との間に距離
が設けられるので、両者６，９の直接接触は生じない。

工程（１）：第１図（１）のように、ポリシリコン８及
び酸化膜２′を選択的に除去した後、アルミニウムを付
着することによりポリシリコン８上にエミッタ電極１０
を形成すると共にＰ０型外部ベース６上にベース電極１
１を形成する。コレクタ電極は図示しない他の部分に形
成される。

以上のような製造工程によってＮＰＮ型バイポーラトラ
ンジスタが得られる。

このような本実施例によって得られたトランジスタは、
ベース及びエミッタの形成に先立って予め両者の高不純
物濃度領域が直接接触するのを防止するように、ＣＶＤ
法、又はスピンオン法によってエッチレートの大きな酸
化膜を形成してこの酸化膜のオーバーエツチングを行な
って高不純物濃度領域間に距離を設けるようにしたので
、高不純物濃度領域同士が直接接触することはなくなる
。

これによってベースとエミッタ間に逆電圧が加えられた
場合、接合から面領域に向かう空乏層は低濃度の真性ベ
ースを介して十分拡がることができるので、エミッタ・
ベース間の耐圧が向上すると共に寄生容量が減少する。

従ってトランジスタの性能の低下を防止することができ
る。

本実施例ではオーバーエツチングを行なうエッチレート
の大きな絶縁膜として、ＣＶＤ法、又はスピンオン法を
利用した酸化膜を用いた例で示したが酸化膜に限らず各
種成分を含んだガラス膜等を用いるようにしてもよい。

さらにＮＰＮ型バイポーラトランジスタに限らず、ＰＮ
Ｐ型バイポーラトランジスタに適用することができる。

さらにまたトランジスタに限らずダイオードに適用する
こともできる０例えば本実施例においてＰ９型領域６及
びＰ型頭域７をアノードとし、Ｎ０型領域９をカソード
とすることによりダイオードを構成することができ、こ
の場合もトランジスタの場合と同様な効果を得ることが
できる。

また本実施例において工程（ｋ）で示したようなＮ０型
エミツタ９の製造工程に代えて、このＮ０型エミツタ９
をポリシリコン８を介することなく直接にイオン注入を
行なうようにして、工程（ｈ）のＰ型真性ベース７の形
成後に引き続いてヒ素イオンを注入して製造するように
してもよい。

高不純物濃度領域間の距離はオーバーエツチングすべき
絶縁膜１２の厚さを変えることにより所望の値を選ぶこ
とができる。

［発明の効果コ 以上述べたように本発明によれば、予め絶縁膜の選択エ
ツチングを行なう場合にオーバーエツチングを行なうこ
とによってこのオーバーエツチングの寸法分高不純物濃
度領域間に距離を設けるようにしたので、高不純物濃度
領域同士が直接接触するのを防止することができる。

【図面の簡単な説明】

第１図（ａ）乃至（１）は本発明の半導体装置の製造方
法の実施例を工程順に示す断面図、第２図（ａ）、（ｂ
）は本実施例の主要部の工程を詳細に示す断面図、第３
図（、）乃至（ｉ）は従来例の製造工程を示す断面図で
ある。 ２．２′・・・・・・・・・フィールド酸化膜、３・・
・・・・・・・パッド酸化膜、４・・・・・・・・・窒
化膜、５・・・・・・・・・フォトレジスト、６・・・
・・・・・・Ｐ０型外部ベース、７・・・・・・・・・
Ｐ型真性ベース、 ８・・・・・・・・・ポリシリコン、 ９・・・・・・・・・ Ｎ０型エミツタ、 １２・・・・・・・・・ＣＶＤ法又はスピンオン法によ
って形成された酸化膜。

Claims (1)

1. 【特許請求の範囲】 （ａ）半導体領域表面に酸化膜、選択酸化用マスク膜及
   び絶縁膜を順次形成する工程と、 （ｂ）絶縁膜表面にフォトレジストを部分的に形成し、
   これをマスクとして上記絶縁膜をフォトレジスト直下に
   至る部分までオーバーエッチングされるように選択的に
   エッチングする工程と、（ｃ）フォトレジストをマスク
   として上記半導体領域内に第１導電型の高不純物濃度半
   導体領域を選択的に形成する工程と、 （ｄ）フォトレジストを除去した後上記絶縁膜をマスク
   として選択酸化用マスク膜を選択的にエッチングする工
   程と、 （ｅ）選択酸化用マスク膜によってマスクされていない
   半導体領域表面を選択酸化した後上記選択酸化用マスク
   膜直下に上記第１導電型の高不純物濃度半導体領域と接
   するように第１導電型の低不純物濃度半導体領域を形成
   する工程と、 （ｆ）第１導電型の低不純物濃度半導体領域内に上記第
   １導電型の高不純物濃度半導体領域と接しないように第
   ２導電型の高不純物濃度半導体領域を選択的に形成する
   工程と、 を含むことを特徴とする半導体装置の製造方法。