JPH02223264A - 試験ツールを備えたディジタル交換機及びテストプログラムのローディング方法 - Google Patents
試験ツールを備えたディジタル交換機及びテストプログラムのローディング方法Info
- Publication number
- JPH02223264A JPH02223264A JP4450389A JP4450389A JPH02223264A JP H02223264 A JPH02223264 A JP H02223264A JP 4450389 A JP4450389 A JP 4450389A JP 4450389 A JP4450389 A JP 4450389A JP H02223264 A JPH02223264 A JP H02223264A
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- serial interface
- processor
- central processing
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(概 要〕
力u人吉回路群の発呼検出を行うラインプロセッサと、
該ラインプロセッサを制御して呼処理を行うコールプロ
セッサを処理部に有するディジタル交換機の試験方法に
関し、 ラインプロセッサのハードウェア構成を変更せずに簡単
な試験用ツールを接続するだけでラインプロセッサのハ
ードウェア試験を可能にすることを目的とし、 ラインプロセッサはコールプロセッサとの接続処理を行
う中央処理装置と、テストプログラムを蓄積する主記憶
装置とを有し、 該中央処理装置は初期プログラムロード種別を選択する
工注情報を工注レジスタに設定する手段と、咳工注レジ
スタの内容を変更制御する手段とを有し、 該中央処理装置とパラレルインタフェースにより外部接
続するパーソナルコンピュータと、シリアルインタフェ
ースにより該パーソナルコンピュータとラインプロセッ
サの共通バスとを接続するシリアルインタフェースアダ
プタとからなる外部ツールを備え、 該パーソナルコンピュータの指示により中央処理装置内
の前記工注レジスタ情報にもとずき、試験プログラムを
パーソナルコンピュータから主記憶装置へ転送するよう
に構成する。
該ラインプロセッサを制御して呼処理を行うコールプロ
セッサを処理部に有するディジタル交換機の試験方法に
関し、 ラインプロセッサのハードウェア構成を変更せずに簡単
な試験用ツールを接続するだけでラインプロセッサのハ
ードウェア試験を可能にすることを目的とし、 ラインプロセッサはコールプロセッサとの接続処理を行
う中央処理装置と、テストプログラムを蓄積する主記憶
装置とを有し、 該中央処理装置は初期プログラムロード種別を選択する
工注情報を工注レジスタに設定する手段と、咳工注レジ
スタの内容を変更制御する手段とを有し、 該中央処理装置とパラレルインタフェースにより外部接
続するパーソナルコンピュータと、シリアルインタフェ
ースにより該パーソナルコンピュータとラインプロセッ
サの共通バスとを接続するシリアルインタフェースアダ
プタとからなる外部ツールを備え、 該パーソナルコンピュータの指示により中央処理装置内
の前記工注レジスタ情報にもとずき、試験プログラムを
パーソナルコンピュータから主記憶装置へ転送するよう
に構成する。
本発明は、ディジタル交換機のラインプロセッサの試験
方法に関する。
方法に関する。
近年、l5DN、セントレックスの導入等でディジタル
交換機の規模も大きくなってきており、特に加入者回路
の発呼検出処理を行うラインプロセッサ(LPR)の処
理能力の向上が求められているが、従来回線グループ毎
に設けられていたマイクロプロセッサ等による処理では
処理能力が足りないので、呼処理を行うコールプロセッ
サ(CPR)や総合処理を行うメインプロセッサ(MP
R)と同一のプロセッサを用いて、コールプロセッサと
共通線信号方式で呼処理上のやりとりや制御上のやりと
りが行われるようになってきた。
交換機の規模も大きくなってきており、特に加入者回路
の発呼検出処理を行うラインプロセッサ(LPR)の処
理能力の向上が求められているが、従来回線グループ毎
に設けられていたマイクロプロセッサ等による処理では
処理能力が足りないので、呼処理を行うコールプロセッ
サ(CPR)や総合処理を行うメインプロセッサ(MP
R)と同一のプロセッサを用いて、コールプロセッサと
共通線信号方式で呼処理上のやりとりや制御上のやりと
りが行われるようになってきた。
従来メインプロセッサやコールプロセッサのハードウェ
アテスト時は、メインプロセッサに接続される磁気テー
プユニットからテストプログラムをローディングし、本
テストプログラムを用いてメインプロセッサやコールプ
ロセッサのハードウェアテストを実施していた。一方従
来のラインプロセッサはマイクロプロセッサを搭載して
おり、また処理規模も小さいため自己診断機能をマイク
ロプロセッサに持っており、外部からキーを操作するだ
けでラインプロセッサのハードウェアテストが可能であ
った。
アテスト時は、メインプロセッサに接続される磁気テー
プユニットからテストプログラムをローディングし、本
テストプログラムを用いてメインプロセッサやコールプ
ロセッサのハードウェアテストを実施していた。一方従
来のラインプロセッサはマイクロプロセッサを搭載して
おり、また処理規模も小さいため自己診断機能をマイク
ロプロセッサに持っており、外部からキーを操作するだ
けでラインプロセッサのハードウェアテストが可能であ
った。
従来のラインプロセッサのブロック構成図を第4図(a
)に示す。図において、11はラインプロセッサLPR
,12はCPU (マイクロコンピュータμP)、13
はROM、14はRAM、15は通信制御装置、16は
加入者回路インタフェース、17はコールプロセッサC
PRを示す。
)に示す。図において、11はラインプロセッサLPR
,12はCPU (マイクロコンピュータμP)、13
はROM、14はRAM、15は通信制御装置、16は
加入者回路インタフェース、17はコールプロセッサC
PRを示す。
ラインプロセッサ11の各構成は2重化されて常用と予
備の装置を持ち、加入者回路インタフェース16により
加入者回路群と接続し、通信制御装置15によりコール
プロセッサ17と接続されて各加入者回路群の呼処理を
行っている。CPU12はマイクロコンピュータからな
り、ラインプロセッサ11内の加入者回路群の接続処理
を行うと共に、ラインプロセッサ内の自己診断機能も持
ち外部からのキー操作によりラインプロセッサ11のハ
ードウェアテストが可能であった。
備の装置を持ち、加入者回路インタフェース16により
加入者回路群と接続し、通信制御装置15によりコール
プロセッサ17と接続されて各加入者回路群の呼処理を
行っている。CPU12はマイクロコンピュータからな
り、ラインプロセッサ11内の加入者回路群の接続処理
を行うと共に、ラインプロセッサ内の自己診断機能も持
ち外部からのキー操作によりラインプロセッサ11のハ
ードウェアテストが可能であった。
次に従来のコールプロセッサ17との間の初期プログラ
ムロード選択方法を第4図(b)に示す。
ムロード選択方法を第4図(b)に示す。
図において、ラインプロセッサ11のCPU12に持っ
ている工注設定用スイッチにより初期プログラム設定用
のIPL信号を選択することができる。
ている工注設定用スイッチにより初期プログラム設定用
のIPL信号を選択することができる。
即ち運用状態においてはラインプロセッサ11とコール
プロセッサ17との間の処理を行うために、初期プログ
ラムロード種別はrsGc−IPL、の工注になってい
るため、追加変更を行うことができない。
プロセッサ17との間の処理を行うために、初期プログ
ラムロード種別はrsGc−IPL、の工注になってい
るため、追加変更を行うことができない。
ところが新しいラインプロセッサは前述したようにメイ
ンプロセッサやコールプロセッサと同一のプロセッサを
用いているため、自己診断機能だけでは十分な試験が出
来ずテストプログラムを用いたハードウェアテストが必
須になってきた。
ンプロセッサやコールプロセッサと同一のプロセッサを
用いているため、自己診断機能だけでは十分な試験が出
来ずテストプログラムを用いたハードウェアテストが必
須になってきた。
ここでテストプログラムをコールプロセッサからライン
プロセッサへプログラムやデータを転送(ダウンロード
)出来れば、メインプロセッサやコールプロセッサと同
様にホストからラインプロセッサのハードウェアテスト
が可能になるが、このためにはコールプロセッサとライ
ンプロセッサ間のリンクが正常であること、ラインプロ
セッサが正常であることが前提となるためダウンロード
できる保障がない。
プロセッサへプログラムやデータを転送(ダウンロード
)出来れば、メインプロセッサやコールプロセッサと同
様にホストからラインプロセッサのハードウェアテスト
が可能になるが、このためにはコールプロセッサとライ
ンプロセッサ間のリンクが正常であること、ラインプロ
セッサが正常であることが前提となるためダウンロード
できる保障がない。
またラインプロセッサをリモート設置した場合を考慮す
ると、ラインプロセッサに磁気テープユニットを接続し
てテストプログラムをローディングすることは試験局へ
磁気テープユニットを持ち込む必要があり、更にライン
プロセッサは初期プログラムの設定手段IPL信号がメ
インプロセッサやコールプロセッサと異なるためハード
構成を変更せずに容易にハードウェアテストを実施する
ことが出来ない。
ると、ラインプロセッサに磁気テープユニットを接続し
てテストプログラムをローディングすることは試験局へ
磁気テープユニットを持ち込む必要があり、更にライン
プロセッサは初期プログラムの設定手段IPL信号がメ
インプロセッサやコールプロセッサと異なるためハード
構成を変更せずに容易にハードウェアテストを実施する
ことが出来ない。
本発明は、ラインプロセッサ単体でラインプロセッサの
ハードウェア構成を変更せずに簡単な試験用ツールを接
続するだけで、ラインプロセッサのハードウェアテスト
を可能にすることを目的とする。
ハードウェア構成を変更せずに簡単な試験用ツールを接
続するだけで、ラインプロセッサのハードウェアテスト
を可能にすることを目的とする。
本発明のラインプロセッサの試験方法の原理構成図を第
1図に示す。図において、1はラインプロセッサLPR
,2はネットワーク、3は中央処理装置、4は主記憶装
置、5はチャlネル制御装置、6は共通線制御装置5G
C17はシリアルインタフェースアダプタSIA、8は
パーソナルコンピュータ、9は試験ツール、10はコー
ルプロセッサCPRを示す。
1図に示す。図において、1はラインプロセッサLPR
,2はネットワーク、3は中央処理装置、4は主記憶装
置、5はチャlネル制御装置、6は共通線制御装置5G
C17はシリアルインタフェースアダプタSIA、8は
パーソナルコンピュータ、9は試験ツール、10はコー
ルプロセッサCPRを示す。
ラインプロセッサ1の構成装置2〜6は現用と予備用に
2重化されており、ネットワーク2により現用か予備用
の装置をコールプロセッサ10に接続し、予備用の主記
憶装置4にテストプログラムを設定することができる0
本発明ではテスト用として外部にパーソナルコンピュー
タ8とシリアルインタフェースアダプタ7とからなる外
部ツール9を接続し、パーソナルコンピュータ8はパラ
レルインタフェースにより中央処理装置3に接続され、
シリアルインタフェースアダプタ7を経由して共通バス
に接続されている。共通線制御装置6はコールプロセッ
サlOとの間の通信を制御する。
2重化されており、ネットワーク2により現用か予備用
の装置をコールプロセッサ10に接続し、予備用の主記
憶装置4にテストプログラムを設定することができる0
本発明ではテスト用として外部にパーソナルコンピュー
タ8とシリアルインタフェースアダプタ7とからなる外
部ツール9を接続し、パーソナルコンピュータ8はパラ
レルインタフェースにより中央処理装置3に接続され、
シリアルインタフェースアダプタ7を経由して共通バス
に接続されている。共通線制御装置6はコールプロセッ
サlOとの間の通信を制御する。
なお中央処理装置3に接続されたコンソールから主記憶
装置4やチャネル制御装置5の制御が可能である。
装置4やチャネル制御装置5の制御が可能である。
中央処理装置3の内部に工注情報(IPL種別)を保持
するための工注レジスタを設け、中央処理装置3の電源
入力時に工注の情報を工注レジスタに設定する機能と、
ソフトウェア制御によりその内容を変更する機能とを付
加した。
するための工注レジスタを設け、中央処理装置3の電源
入力時に工注の情報を工注レジスタに設定する機能と、
ソフトウェア制御によりその内容を変更する機能とを付
加した。
またシリアルインタフェースアダプタ7に初期プログラ
ムロードIPL用の転送プログラムを収容したROMを
搭載し、かつ中央処理装置3からの指令により該転送プ
ログラムを主記憶装置4へ転送する機能を付加した。
ムロードIPL用の転送プログラムを収容したROMを
搭載し、かつ中央処理装置3からの指令により該転送プ
ログラムを主記憶装置4へ転送する機能を付加した。
上記機能によりパーソナルコンピュータ8からテストプ
ログラムをラインプロセッサ1の主記憶装置4に設定す
ることができる。
ログラムをラインプロセッサ1の主記憶装置4に設定す
ることができる。
本発明の制御手順のフローチャートを第2図に示す。図
において、 ■ ラインプロセッサ1の空スロットにシリアルインタ
フェースアダプタ7を搭載する。
において、 ■ ラインプロセッサ1の空スロットにシリアルインタ
フェースアダプタ7を搭載する。
■ シリアルインタフェースアダプタ7とパーソナルコ
ンピュータ8との間のケーブルをシリアルインタフェー
ス手順により接続する。
ンピュータ8との間のケーブルをシリアルインタフェー
ス手順により接続する。
■ パーソナルコンピュータ8と中央処理装置3との間
のケーブルをパラレルインタフェース手順により接続す
る。
のケーブルをパラレルインタフェース手順により接続す
る。
■ パーソナルコンピュータ8からシリアルインタフェ
ース手順を介して中央処理装置3内の工注レジスタにI
PL種別がシリアルインタフェースアダプタ7のプログ
ラム「SIA−IPLJであることを設定する。なお電
源オン時は初期の工注であるrsGc−IPL、が設定
されている。
ース手順を介して中央処理装置3内の工注レジスタにI
PL種別がシリアルインタフェースアダプタ7のプログ
ラム「SIA−IPLJであることを設定する。なお電
源オン時は初期の工注であるrsGc−IPL、が設定
されている。
■ パーソナルコンピュータ8からパラレルインタフェ
ース手順を介して中央処理装置3にIPL信号を送出す
る。
ース手順を介して中央処理装置3にIPL信号を送出す
る。
■ 中央処理装置3内のマイクロプログラムはIPL要
求を受けて工注レジスタを読みだし、IPL種別が「S
IAJであることでシリアルインタフェースアダプタ7
に対しIPLコマンドを送出する。
求を受けて工注レジスタを読みだし、IPL種別が「S
IAJであることでシリアルインタフェースアダプタ7
に対しIPLコマンドを送出する。
■ シリアルインタフェースアダプタ7は中央処理装置
3からIPLコマンドを受信すると、ROM上の転送プ
ログラムをラインプロセッサlの主記憶装置4に転送す
る。
3からIPLコマンドを受信すると、ROM上の転送プ
ログラムをラインプロセッサlの主記憶装置4に転送す
る。
■ 中央処理装置3は該転送プログラムの転送が終了す
ると主記憶装置4上の転送プログラムを起動する。
ると主記憶装置4上の転送プログラムを起動する。
■ 該転送プログラムはパーソナルコンピュータ8から
テストプログラムをシリアルインタフェースアダプタ7
を介してラインプロセッサ1の主記憶装置4へ転送する
。
テストプログラムをシリアルインタフェースアダプタ7
を介してラインプロセッサ1の主記憶装置4へ転送する
。
以上の手順によりパーソナルコンピュータ8からテスト
プログラムをラインプロセッサlの主記憶装置4ヘロー
デイングが可能となる。
プログラムをラインプロセッサlの主記憶装置4ヘロー
デイングが可能となる。
本発明のIPL (初期プログラムロード)選択方法の
実施例を第3図(a)に示す0図において、21はライ
ンプロセッサの中央処理装置に持っている工注設定用ス
イッチで電源オン時に設定される。
実施例を第3図(a)に示す0図において、21はライ
ンプロセッサの中央処理装置に持っている工注設定用ス
イッチで電源オン時に設定される。
22はIPL信号の分岐で磁気テープ用のrMT−IP
LJ、コールプロセッサとメインプロセッサとの間の処
理プログラムrCCA −I P LJ 、シリアルイ
ンタフェースアダプタによる処理プログラム「SIA−
IPL、等よりなる。23は工注レジスタでラインプロ
セッサの外部ソフト制御を受は入れ、「SIA−IPL
、指示によりプログラムの追加制御を行う。
LJ、コールプロセッサとメインプロセッサとの間の処
理プログラムrCCA −I P LJ 、シリアルイ
ンタフェースアダプタによる処理プログラム「SIA−
IPL、等よりなる。23は工注レジスタでラインプロ
セッサの外部ソフト制御を受は入れ、「SIA−IPL
、指示によりプログラムの追加制御を行う。
従来は中央処理装置のマイクロプログラムは、IPL要
求を受は付けると工注設定用スイッチ21の情報を読み
出しIPL種別を決定していた(第4図参照)。
求を受は付けると工注設定用スイッチ21の情報を読み
出しIPL種別を決定していた(第4図参照)。
新方法では第3図(a)に示すように中央処理装置内部
に工注レジスタ23を追加し、中央処理装置の電源オン
時に工注設定用スイッチ21の情報を工注レジスタ23
に書き込む機能と、工注レジスタ23の内容をソフトウ
ェアの制御により変更する機能とを設け、これによりハ
ードウェア構成(工注)を変更せずに外部から工注情報
を変更することが可能になり、中央処理装置のマイクロ
プログラムは工注レジスタ23を読み出すことによって
IPL種別を決定することが出来る。以上のことからデ
ィジタル交換機のハードウェアテストを運用時のハード
ウェア構成(工注)のままで実施が可能である。
に工注レジスタ23を追加し、中央処理装置の電源オン
時に工注設定用スイッチ21の情報を工注レジスタ23
に書き込む機能と、工注レジスタ23の内容をソフトウ
ェアの制御により変更する機能とを設け、これによりハ
ードウェア構成(工注)を変更せずに外部から工注情報
を変更することが可能になり、中央処理装置のマイクロ
プログラムは工注レジスタ23を読み出すことによって
IPL種別を決定することが出来る。以上のことからデ
ィジタル交換機のハードウェアテストを運用時のハード
ウェア構成(工注)のままで実施が可能である。
次にシリアルインタフェースアダプタの初期プログラム
ロード(SIA−IPL)の設定方法の実施例を第3図
(b)に示す。図において、24は主記憶装置MM、2
5は中央処理装置CCl26はチャネル制御装置CHC
l27はシリアルインタフェースアダプタS I A、
28はパーソナルコンピュータPCを示す。従来はI
PL種別としてrs IA−IPL、を具備していない
。
ロード(SIA−IPL)の設定方法の実施例を第3図
(b)に示す。図において、24は主記憶装置MM、2
5は中央処理装置CCl26はチャネル制御装置CHC
l27はシリアルインタフェースアダプタS I A、
28はパーソナルコンピュータPCを示す。従来はI
PL種別としてrs IA−IPL、を具備していない
。
本方法ではCC25のマイクロプログラムに「5IA−
IPL、機能を追加し、「SIA−IPLJをソフトウ
ェアの指示で選択できるようにした。
IPL、機能を追加し、「SIA−IPLJをソフトウ
ェアの指示で選択できるようにした。
さらに5IA27にはIPL用の転送プログラムを収容
したROMを搭載し、CC25のマイクロプログラムか
らの指示でMM24へ該転送プログラムを転送する機能
を追加した。またCC25は図に示すようにコンソール
制御機能CNSを持っており、保守者があたかもCNS
コンソールを操作するのと同じようにPC28からCC
25の内部のレジスタ等に任意のデータを設定すること
が出来る。
したROMを搭載し、CC25のマイクロプログラムか
らの指示でMM24へ該転送プログラムを転送する機能
を追加した。またCC25は図に示すようにコンソール
制御機能CNSを持っており、保守者があたかもCNS
コンソールを操作するのと同じようにPC28からCC
25の内部のレジスタ等に任意のデータを設定すること
が出来る。
本方法によるIPL手順は、まずPC2BからCC25
内工注レジスタの内容を「SIA−IPL。
内工注レジスタの内容を「SIA−IPL。
に変更し、その後PC2BからCC25に対してtpL
要求を送出することにより、CC25のマイクロプログ
ラムは「SIA−IPLJ指示と判断し、5IA27に
対してIPLコマンドを送出する。5IA27はIPL
コマンドを受信すると該転送プログラムを起動し初期プ
ログラム設定を終了する。
要求を送出することにより、CC25のマイクロプログ
ラムは「SIA−IPLJ指示と判断し、5IA27に
対してIPLコマンドを送出する。5IA27はIPL
コマンドを受信すると該転送プログラムを起動し初期プ
ログラム設定を終了する。
本発明のラインプロセッサの場合、コールプロセッサに
接続されていな(ともラインプロセッサのハードウェア
が全て試験可能となる。即ち試験対象プロセッサの工注
等のハードウェア構成を変更せずに、運用時のハードウ
ェア構成のままで試験可能できるため試験品質が向上す
る。
接続されていな(ともラインプロセッサのハードウェア
が全て試験可能となる。即ち試験対象プロセッサの工注
等のハードウェア構成を変更せずに、運用時のハードウ
ェア構成のままで試験可能できるため試験品質が向上す
る。
さらにメインプロセッサ、コールプロセッサ、ラインプ
ロセッサの全てについて同一方法で試験用ツール(SI
A、パソコン等)を接続するだけで試験可能である。こ
れにより局建設時のみならスコールプロセッサ増設、ラ
インプロセッサ増設時のハードウェアテストにも適用さ
れる。
ロセッサの全てについて同一方法で試験用ツール(SI
A、パソコン等)を接続するだけで試験可能である。こ
れにより局建設時のみならスコールプロセッサ増設、ラ
インプロセッサ増設時のハードウェアテストにも適用さ
れる。
またシリアルインタフェースアダプタSIAに転送プロ
グラムを収容したROMを搭載したことにより、SIA
のROMを変更するだけで各種パーソナルコンピュータ
を接続可能である。
グラムを収容したROMを搭載したことにより、SIA
のROMを変更するだけで各種パーソナルコンピュータ
を接続可能である。
CPU、13はROM、14はRAM、15は通信制御
装置、16は加入者回路インタフェース、21は工注設
定用スイッチ、22はIPL信号分岐、23は工注レジ
スタを示す。なお■〜■はフローチャートのステップ阻
を示す。
装置、16は加入者回路インタフェース、21は工注設
定用スイッチ、22はIPL信号分岐、23は工注レジ
スタを示す。なお■〜■はフローチャートのステップ阻
を示す。
第1図は本発明の原理構成図、第2図は本発明の試験方
法のフローチャート、第3図は本発明の初期プログラム
選択及び設定方法の実施例、第4図は従来例のブロック
構成図を示す。 図において、1,11はラインプロセッサ、2はネット
ワーク、3.25は中央処理装置、4.24は主記憶装
置、5.26はチャネル制御装置、6は共通線制御装置
、7.27はシリアルインタフェースアダプタ、8.2
8はパーソナルコンピュータ、9は試験ツール、10.
17はコールプロセッサ、12は本発明の試験方法のフ
ローチャート 第2図 (a)初期プログラム選択方法の実施例(b)初期プロ
グラム設定方法の実施例本発明の初期プログラム選択及
び設定方法の実施例第3図
法のフローチャート、第3図は本発明の初期プログラム
選択及び設定方法の実施例、第4図は従来例のブロック
構成図を示す。 図において、1,11はラインプロセッサ、2はネット
ワーク、3.25は中央処理装置、4.24は主記憶装
置、5.26はチャネル制御装置、6は共通線制御装置
、7.27はシリアルインタフェースアダプタ、8.2
8はパーソナルコンピュータ、9は試験ツール、10.
17はコールプロセッサ、12は本発明の試験方法のフ
ローチャート 第2図 (a)初期プログラム選択方法の実施例(b)初期プロ
グラム設定方法の実施例本発明の初期プログラム選択及
び設定方法の実施例第3図
Claims (2)
- (1)加入者回路群の発呼検出を行うラインプロセッサ
(1)と、該ラインプロセッサ(1)を制御して呼処理
を行うコールプロセッサ(10)を処理部に有するディ
ジタル交換機において、 ラインプロセッサ(1)はコールプロセッサ(10)と
の接続処理を行う中央処理装置(3)と、テストプログ
ラムを蓄積する主記憶装置(4)とを有し、該中央処理
装置(3)は初期プログラムロード種別を選択する工注
情報を工注レジスタに設定する手段と、該工注レジスタ
の内容を変更制御する手段とを有し、 該中央処理装置(3)とパラレルインタフェースにより
外部接続するパーソナルコンピュータ(8)と、シリア
ルインタフェースにより該パーソナルコンピュータ(8
)とラインプロセッサ(1)の共通パスとを接続するシ
リアルインタフェースアダプタ(7)とからなる外部ツ
ール(9)を備え、該パーソナルコンピュータ(8)の
指示により中央処理装置(3)内の前記工注にもとずき
、試験プログラムをパーソナルコンピュータ(8)から
主記憶装置(4)へ転送することを特徴とする試験ツー
ルを備えたディジタル交換機。 - (2)ラインプロセッサ(1)の空スロットにシリアル
インタフェースアダプタ(7)を搭載する第1のステッ
プと、 シリアルインタフェースアダプタ(7)とパーソナルコ
ンピュータ(8)との間のケーブルをシリアルインタフ
ェース手順により接続する第2のステップと、 パーソナルコンピュータ(8)と中央処理装置(3)と
の間のケーブルをパラレルインタフェース手順により接
続する第3のステップと、 パーソナルコンピュータ(8)からシリアルインタフェ
ース手順を介して中央処理装置(3)内の工注レジスタ
にIPL種別がシリアルインタフェースアダプタ(7)
のプログラム「SIA−IPL」であることを設定する
第4のステップと、 パーソナルコンピュータ(8)からパラレルインタフェ
ース手順を介して中央処理装置(3)にIPL信号を送
出する第5のステップと、 中央処理装置(3)内のマイクロプログラムはIPL要
求を受けて工注レジスタを読みだし、IPL種別が「S
IA」であることでシリアルインタフェースアダプタ(
7)に対しIPLコマンドを送出する第6のステップと
、 シリアルインタフェースアダプタ(7)は中央処理装置
(3)からIPLコマンドを受信すると、ROM上の転
送プログラムをラインプロセッサ(1)の主記憶装置(
4)に転送する第7のステップと、中央処理装置(3)
は該転送プログラムの転送が終了すると主記憶装置(4
)上の転送プログラムを起動する第8のステップと、 該転送プログラムはパーソナルコンピュータ(8)から
テストプログラムをシリアルインタフェースアダプタ(
7)を介してラインプロセッサ(1)の主記憶装置(4
)へ転送する第9のステップ からなるテストプログラムのローディング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4450389A JPH02223264A (ja) | 1989-02-23 | 1989-02-23 | 試験ツールを備えたディジタル交換機及びテストプログラムのローディング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4450389A JPH02223264A (ja) | 1989-02-23 | 1989-02-23 | 試験ツールを備えたディジタル交換機及びテストプログラムのローディング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02223264A true JPH02223264A (ja) | 1990-09-05 |
Family
ID=12693354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4450389A Pending JPH02223264A (ja) | 1989-02-23 | 1989-02-23 | 試験ツールを備えたディジタル交換機及びテストプログラムのローディング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02223264A (ja) |
-
1989
- 1989-02-23 JP JP4450389A patent/JPH02223264A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5305457A (en) | System for initial program loading responding to notification from program supply apparatus | |
| EP0372411B1 (en) | Floating console control system | |
| JP2877095B2 (ja) | マルチプロセッサシステム | |
| JPH02223264A (ja) | 試験ツールを備えたディジタル交換機及びテストプログラムのローディング方法 | |
| JPH06242979A (ja) | 二重化コンピュータ装置 | |
| JPH03503690A (ja) | ホストコンピュータとテープ駆動部間の相互接続用のテープ駆動制御ユニットおよびその操作方法 | |
| JP2584903B2 (ja) | 外部装置制御方式 | |
| JPS61260338A (ja) | メモリダンプ方式 | |
| JP2880976B2 (ja) | 装置の定期診断方法 | |
| JP2639927B2 (ja) | データ処理システムにおける制御装置の試験方法 | |
| CN121636239A (zh) | 一种BIOS flash的更新方法及相关装置 | |
| JPH01267764A (ja) | 周辺制御装置 | |
| JPH047655A (ja) | プログラム評価方法および通信システム評価装置 | |
| JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 | |
| JPS584365B2 (ja) | リセツト制御システム | |
| JPH06175879A (ja) | 疑似障害設定方式 | |
| JPH01292451A (ja) | 情報処理装置 | |
| JPH0589022A (ja) | 情報処理装置 | |
| JPH0192846A (ja) | 周辺装置の試験方式 | |
| JPH0322158A (ja) | コンピュータ装置 | |
| JPS61139183A (ja) | マルチ制御型交換システムにおける増設方法 | |
| JPH05244202A (ja) | 通信処理装置の運用プログラム切替方法 | |
| JPS60252275A (ja) | アナログlsi試験装置 | |
| IE46833B1 (en) | Improved control system for a switching system | |
| JPH04262443A (ja) | 情報処理装置 |