JPH0322158A - コンピュータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野） 本発明は、パラレルインタフェースを備える」ンビュー
タ装置に関し、特にＣＰＵと多種の周辺装置とを結合す
るパラレルインタフェースを備えるコンピュータ装置に
関する。

〔従来の技術〕

従来、この種の」ンビ１−夕装買において、ＣＰＵと周
辺装置を結合するパラレルインタフェースの接続方式の
代表的なものとして、ハンドシェーク方式と呼ばれるも
のがある。以１・にハンドシェーク方式の一例として二
線式ハンドシェークを例にとってパラレルインタフェー
スの制御１ノ式について説明でる。

第２図は従来例の」ンビュータ装置と周辺装βとの結合
の一例を示すブロック図であり、第３図は、二線式ハン
ドシェークの制御の一例を示すタイムチャート図である
。次に、第２図、第３図を参照してパラレルインタフェ
ースの制御方式について説明する。

パラレルインタノエース２がＣＰＵ１からリード命令Ｂ
を受けて周辺装置３からデータを受けとりたい場合、パ
ラレルインタノエース２はデータ要求信号Ｃを有効、す
なわち論理゛１″に寸る（時刻ｊ１）。データを送る側
の周辺装置３は、データ要求信＠Ｃが１効となったこと
を検知した後に、データｌ−１を送る摩備ができた時点
でデータＨを出力すると共に、アクノリツジ信ＱＤを有
効、すなわち論理“１″にする《時刻ｔ２）。パラレル
インタフェース２は、アクノリツジ信号Ｄ　ｂ＜　＠効
になったことを検知して、データＨＪＦ！：デー夕線７
を介して受け取ると同時に、データ要求信号Ｃを無効に
する。周［ｔａ３はデータ要求惜号Ｃが無効となったこ
とを検知して、アクノリツジ信ＲＤを論理“０゜′にす
る（時刻ｔ３）。

ＣＰｔＪ　１とパラレルインタフェース２とのデータの
受渡しは、データ線６およびＣＰＵバス１０を介して行
われる。パラレルインタフェース２は、ＣＰＵ１からの
リード命令Ｂにより、データ線７からのデータ口をＣＰ
Ｕデータ八としてデータ線６を介してＣＰＵバス１０に
送出する（時刻ｔａ）。

上記の動作におけるデータ要求信月Ｃ，データ口の出力
、アクノリッジ信＠ＤおよびＣ　Ｐ　ｔＪデータ八の人
力のタイミングが第３図のタイミングチャート図に上か
ら順次示されている。

リード命令Ｂを伝送する線路およびデータ要求信号Ｃと
アクノリッジ信月Ｄを伝送する２つの線路は、それぞれ
データＩｉ！６およびデータ線７の中に含まれていても
よい。

〔発明が解決しようとする課題〕

士述した従来のコンピュータ装置において、パラレルイ
ンタ゛ノエースを使用して、ＣＰＵと周辺装置を結合す
る場合に、例えばパラレルインタフェースあるいは周辺
Ｍｌに故障が発生し、データの送受が正常に行なえなく
なった時に、故障箇所を発見するためにテストを行うよ
うな場合には、それらの装置を結合した状態で行わなけ
ればならず、故ｎ箇所を特定するのに時間がかかるとい
う欠点がある。

そこで本発明は、上記の欠点を解消して簡単な回路構戒
で、周辺装置を結合せずに、Ｃ　Ｐ　ｔＪとパラレルイ
ンタ゛フェースのみでテストを行うことにより、パラレ
ルインタフェースと周辺装置のどちら側に故陣が発生し
たか特定できるような、パラレルインタフェースを含む
コンピュータＭｌを捉供することを目的とする。

〔課題を解決するための手段〕

本発明のコンピュータ装置は、 周辺装置とデータの受渡しをするパラレルインタフェー
スを介してＣＰＵと周辺装置とを接続するコンピュータ
装置において、 ＣＰＬＪのｔｉＩ１御によりチェックデータを格納し、
周辺装置からパラレルインタフェースへのデータ伝送を
ｌＩ１１御する制御信号と同一の制御信号のυ１御によ
り前記チェックデータを出力する内部制御回路と、 ＣＰＵが出力する切換信月を受信し、切換信＞４が第１
の論理レベルのときには、パラレルインタフェースと周
辺５Ａ置間のデータ線および制御信月線を接続し、前記
切換信号が第２の論理レベルのときには、前記ヂエック
データと前記同一の制御信月を前記内部制御回路からパ
ラレルインタフＩ−スに伝送する線路を接続する切換回
路を有している。

（作用） このように、コンビ１−タａｍが切換回路と内部ｌＩＩ
Ｉ１１回路を備え、初作不良が発生したとぎ、切換回路
により、パラレルインタノエースと周辺装置との接続を
、パラレルインタフェースと内部υ１御回路との接続に
切換え、ＣＰＩＪと内部ｉｌｌ御回路との間で、パラレ
ルインタフェース、切換回路およびデータ線を介して、
テストデータのやりとりを行うことができるので、動作
不良がＣＰＵ側に発生したのか否かが判定される。

〔実施例〕

次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の」ンビュータ装置の一実施例のプロッ
ク図である。そして第１図の各部の番号が第２図の各部
の番号と同じものは同一の機能を有するもので、本実施
例と従来例は共にＣＰＵ　１　．パラレルインタフェー
ス２および周ｍ装ｆｆｉ３を備えている。

本実施例においては、パラレルインタフェース２と周辺
装置３の間に切換回路４が接続され、パラレルインタフ
ェース２と切換回路４はデータ線８で接続され、周辺装
１１３と切換回路４はデータ［１７で接続されている。

また、ＣＰＵバス１０と切換回路４の問には、パラレル
インタフェース２と並列に内部制御回路５が接続され、
ＣＰＬＩバス１０と内部ｉｑｍ回路５はデータ線９によ
り接続され、内部制御回路５と切換回路４はデータ線１
１により接続されている。

内部制御回路５は、ＣＰＵ１からのデータセット信号、
』によりブエックデータＭをセットする。

切換回路４から出力される信４４　Ｌはデータ要求信号
Ｃと同１１ｆｌを持つ信号であり、内部制御回路５から
出力される信号Ｋは、アクノリッジ信１’ｉｌＤと同Ｉ
Ｎ能を持つ信号である。切換回路４は、ＣＰＵ１からの
切換信号Ｎを受けて、パラレルインタフェース２から出
力されるデータ要求信号Ｃと周辺装ｔａ３から出力され
るデータＨとを、それぞれ内部！ＩＩ１御回路５が出力
するデータ要求信号Ｃ相当の信号Ｌと、内部制御回路４
にセットされたチェックデータＭに切換える。この場合
は、周辺装″Ｉ１３が切り離されて、ＣＰＵ１と内部制
御回路５との間でパラレルインタフェース２および切換
回路４を介してチェックデータＭのやりとりが行われる
。

切換信ＱＮがオフの時は、データ要求信号Ｃｔよ、切換
回路４を介して周辺装置３に対１るデータ要求信号Ｆと
なって出力され、それに対するアクノリッジ信号Ｇが、
周辺装Ｉｔ！２３から、切換回路４を介してアクノリッ
ジ信号Ｄとなってパラレルインタフェース２に送られる
。また、データも同様に、周辺装置３のデータ口は切換
回路４およびデータ［１８を介してパラレルインタフェ
ース２に送られ、さらにデータ線６およびＣＰＵバス１
０を経てｃｐｕｉに送られる。

なお、第１図においても第２の場合と同様に、データ要
求信号ＣなどのＩｌｌ　ｉｌｌ信号を伝送する線路は、
この線路と並列Ｉ，：あるデータ線内に含まれることも
ある。すなわちデータセット信号ｊを伝送する線路はデ
ータ線９の中に含まれ、データ要求信月Ｃ相当の信ｆｉ
ｉＬと、アクノリッジ信号Ｄ相当の｛ｉ’？ｌ＜Ｋを伝
送する２つの線路はデータ線１１内に含まれる。また、
データ要求信号Ｃとアクノリッジ信８Ｄを伝送する２つ
の線路はデータ線８内に含まれ、切換信号Ｎを伝送する
線路はＣＰＵバス１０、データＩ１６およびデータ線８
に含まれる。

次に、本実施例の作用を第１図を参照して説明する。

切換信号Ｎがオンの時は、データ致求信Ｐ　Ｃは内部制
御回路５に対するデータ要求信号Ｃ相当の信号しに出力
され、それに対するアクノリッジ信号Ｄには、内部制御
回路５からのアクノリッジ信号Ｄ相当の信号Ｋが出力さ
れる。データも同様に、データＦには内部制御回路５か
らのチェックデータＭが出力される。即ちこの時には、
パラレルインタフエエース２から周辺装＠３が切り離さ
れた状態になる。

本装置において、ＣＰＵ１から指示により、切換信号Ｎ
をオンにして、データセット信号Ｊによって内部制御回
路５にチェックデータＭをセットした後、ｃｐｕｉから
の要求により周辺装置３　ｔｆｉらのデータを引き取る
作用の場合、インタフェース動作は周辺装置３に対して
ではなく内部制御回路５に対して行われる。また、その
際に引き取られるデータはＣＰＵＩＧ；：よって前もっ
て内部制御回路５にセットされたチェックデータＭであ
り、Ｃｒ’Ｕ１は、そのチェックデータＭをパラレルイ
ンタフェース２から読み出して、菊もってセットしたデ
ータと比較することにより、パラレルインタフェース２
が正常に機能しているかどうかをチェックすることが可
能である。

〔発明の効果〕

以上説明したように本発明は、切換回路と内部制御回路
を備え、パラレルインタフェースの制御信号とデータと
を、切換回路により周辺装置に対してか、または内部制
御回路に対して切換えらるので、周辺装置を接続しムく
ても単体で試験が行われることにより、障害の発／＋場
所がコンピュータ装置の内部であるかまたは周辺装置で
あるかを容易に特定でき、迅速に障害が発見される効果
がある。

【図面の簡単な説明】

第１図は、本発明の」ンビ１−夕装置の一実施例を示す
ブロック図、第２図は従来例のコンピュータ装置と周辺
装置との結合を示すブロック図、第３図は二線式ハンド
シェークの制御（パラレルインタフェースによるデータ
転送のｌｌｌｔｉ）の一例を示づタイムチャート図であ
る。 １・・・ｃｐｕ， ２・・・パラレルインタフェース、 ３・・・周辺装置、　　　　４・・・切換回路、５・・
・内部制ｍ＋回路、 ６，７．８，９．１１・・・データ線、Ａ・・・ＣＰＵ
データ、　　Ｂ・・・リード命令、Ｃ．Ｆ・・・データ
要求信号、 Ｄ．Ｇ・・・アクノリツジ信号、 Ｅ．口・・・データ、　　　　一・・・データセット信
号、Ｋ・・・アクノリツジ信号Ｄ相当の信号、Ｌ・・・
データ要求信号Ｃ相当の信号、Ｍ・・・チェックデータ
、　　　Ｎ・・・切換信号。 特，７１出願人　　［１木焦弓ビ弐％１会本｝代　　浬
　　人　　　　ブｒ理士　　ＩＮ　　　原　　　　汽第
２図 第１　茜 第３図

Claims (1)

1. 【特許請求の範囲】 １、周辺装置とデータの受渡しをするパラレルインタフ
   ェースを介してＣＰＵと周辺装置とを接続するコンピュ
   ータ装置において、 ＣＰＵの制御によりチェックデータを格納し、周辺装置
   からパラレルインタフェースへのデータ伝送を制御する
   制御信号と同一の制御信号の制御により前記チェックデ
   ータを出力する内部制御回路と、 ＣＰＵが出力する切換信号を受信し、切換信号が第１の
   論理レベルのときには、パラレルインターフェースと周
   辺装置間のデータ線および制御信号線を接続し、前記切
   換信号が第２の論理レベルのときには、前記チェックデ
   ータと前記同一の制御信号を前記内部制御回路からパラ
   レルインタフェースに伝送する線路を接続する切換回路
   を有することを特徴とするコンピュータ装置。