JPH02224331A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02224331A JPH02224331A JP1045593A JP4559389A JPH02224331A JP H02224331 A JPH02224331 A JP H02224331A JP 1045593 A JP1045593 A JP 1045593A JP 4559389 A JP4559389 A JP 4559389A JP H02224331 A JPH02224331 A JP H02224331A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- silica coating
- etched
- silica
- coating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にエツチング
マスクの形成に関する。
マスクの形成に関する。
【従来の技術］
従来、半導体装置のパターンを微細化するために、ポジ
レジストのフォトリソ技術が用いられていた。これらの
技術は、いまさら説明がいらないくらいに一般的である
が、第３図（ａ）、（ｂ）にその１例を示す０図中１は
半導体基鈑、２はシリコン酸化膜、４はフォトレジスト
である。このン ように、フォトレジスト４はパターンニングした後ハ にシリコン酸化膜３をエツチングしている。
レジストのフォトリソ技術が用いられていた。これらの
技術は、いまさら説明がいらないくらいに一般的である
が、第３図（ａ）、（ｂ）にその１例を示す０図中１は
半導体基鈑、２はシリコン酸化膜、４はフォトレジスト
である。このン ように、フォトレジスト４はパターンニングした後ハ にシリコン酸化膜３をエツチングしている。
〔発明が解決しようとする課題］
しかし、上述した従来の技術では、微細なパターンの形
成をするためには、ベースになる高分子の分子量を小さ
くする必要があり、そのために耐熱性や耐ドライエツチ
ング性が低下するという欠点があり耐熱性や耐エツチン
グ性の高い微細パターンの形成技術の開発という課題が
ある。
成をするためには、ベースになる高分子の分子量を小さ
くする必要があり、そのために耐熱性や耐ドライエツチ
ング性が低下するという欠点があり耐熱性や耐エツチン
グ性の高い微細パターンの形成技術の開発という課題が
ある。
本発明は上述のような課題を解決するもので、その目的
とするところは、上記の課題を解決するもので、耐ドラ
イエツチング性のある微細パターンの形成を実現する技
術を提供する事にある。
とするところは、上記の課題を解決するもので、耐ドラ
イエツチング性のある微細パターンの形成を実現する技
術を提供する事にある。
〔課題を解決するための手段Ｊ
本発明の半導体装置の製造方法は、
ン
（１）被エツチング物上にマスクをパターンニング△
した後、被エツチング物を前記マスクにより任意のパタ
ーンにエツチングする半導体装置の製造方法において、 ａ）被エツチング物上に主として高分子よりなるン 樹脂膜をパターンニングする工程と、 △ ｂ）ついでシリカ塗布膜をコーティングする工程と。
ーンにエツチングする半導体装置の製造方法において、 ａ）被エツチング物上に主として高分子よりなるン 樹脂膜をパターンニングする工程と、 △ ｂ）ついでシリカ塗布膜をコーティングする工程と。
Ｃ）前記シリカ塗布膜と、被エツチング物をエツチング
する工程とからなることを特徴とする。
する工程とからなることを特徴とする。
［作 用１
本発明の作用は、レジストにシリカ塗布膜を接すること
により、レジスト表面をシリコン化するため、耐ドライ
エツチング性の高いエツチングマスクを形成することが
できる。
により、レジスト表面をシリコン化するため、耐ドライ
エツチング性の高いエツチングマスクを形成することが
できる。
以下１本発明について実施例に基づき詳細に説明する。
第１図は本発明の第一の実施例をしめず要部の工程断面
図である。
図である。
第２図は本発明の第二の実施例をしめず要部の工程断面
図である。
図である。
第３図は従来の実施例をしめず要部の工程断面図である
。
。
まず第一の実施例として、第１図（ａ）に示すように、
例えばシリコン基板（１）上にシリコン酸化膜（２）を
形成した後に、フォトレジストングする。
例えばシリコン基板（１）上にシリコン酸化膜（２）を
形成した後に、フォトレジストングする。
ついで第１図（ｂ）に示すようにシリカ塗布膜（５）を
回転塗布によって形成する。このときシリカ塗布液の溶
剤に溶けたフォトレジストの表面にはシリカとフォトレ
ジストのまじったいわゆるシリコン化されたフォトレジ
ストの層（６）が形成される。
回転塗布によって形成する。このときシリカ塗布液の溶
剤に溶けたフォトレジストの表面にはシリカとフォトレ
ジストのまじったいわゆるシリコン化されたフォトレジ
ストの層（６）が形成される。
ついで第１図（Ｃ）に示すようにシリコン酸化膜（２）
を反応性イオンエツチング装置で、例えばフッ化水素系
のガスとしてＣＨＦ５ガスを１０ＰａでＩＷ／ｃｒｎ”
のパワー密度でエツチングする。このとき同時にシリカ
塗布膜もいっしょにエツチングされる。このときのフォ
トレジスト表面のシリコン化されたフォトレジストのエ
ツチングレートは従来のフォトレジストのそれに比べ１
１５．３の３１７人／ｍｉｎだった０寸法変換差もほと
んどない垂直形状が得られた。
を反応性イオンエツチング装置で、例えばフッ化水素系
のガスとしてＣＨＦ５ガスを１０ＰａでＩＷ／ｃｒｎ”
のパワー密度でエツチングする。このとき同時にシリカ
塗布膜もいっしょにエツチングされる。このときのフォ
トレジスト表面のシリコン化されたフォトレジストのエ
ツチングレートは従来のフォトレジストのそれに比べ１
１５．３の３１７人／ｍｉｎだった０寸法変換差もほと
んどない垂直形状が得られた。
次に、第二の実施例として、第２図（ａ）に示すように
、例えばシリコン基板（１）上にシリコン酸化膜（２）
、アルミニウムシリコン合金（３）を形成した後に、フ
ォトレジスト（４）をる。
、例えばシリコン基板（１）上にシリコン酸化膜（２）
、アルミニウムシリコン合金（３）を形成した後に、フ
ォトレジスト（４）をる。
ついで第２図（ｂ）に示すようにシリカ塗布膜（５）を
回転塗布によって形成する。このときシリカ塗布液の溶
剤に溶けたフォトレジストの表面には第一の実施例と同
様に、シリカとフォトレジストのまじったいわゆるシリ
コン化されたフォトレジストの層（６）が形成される。
回転塗布によって形成する。このときシリカ塗布液の溶
剤に溶けたフォトレジストの表面には第一の実施例と同
様に、シリカとフォトレジストのまじったいわゆるシリ
コン化されたフォトレジストの層（６）が形成される。
ついで第２図（Ｃ）に示すようにＨＦ＋ＮＨ４Ｆ＋Ｃｌ
−１ｍ Ｃ０ＯＨ液でシリカ塗布膜を除去する。
−１ｍ Ｃ０ＯＨ液でシリカ塗布膜を除去する。
ついで第２図（ｄ）に示すようにアルミニウムシリコン
合金を反応性イオンエツチング装置で。
合金を反応性イオンエツチング装置で。
例えば塩素系のガスとしてＣｊ！ａ、ＢＣｌ２．ガスを
７Ｐａで１．５Ｗ／ｃｒｎ”のパワー密度でエツチング
する。このときのフォトレジスト表面のシリコン化され
たフォトレジストのエツチングレートは従来のフォトレ
ジストのそれに比べ１／４．７の４２５人／ｍｉｎだっ
た０寸法変換差もほとんどない垂直形状が得られた。
７Ｐａで１．５Ｗ／ｃｒｎ”のパワー密度でエツチング
する。このときのフォトレジスト表面のシリコン化され
たフォトレジストのエツチングレートは従来のフォトレ
ジストのそれに比べ１／４．７の４２５人／ｍｉｎだっ
た０寸法変換差もほとんどない垂直形状が得られた。
以上のようにフォトレジスト表面をシリコン化したこと
により微細化用フォトレジストに耐熱性や耐ドライエツ
チング性の高いマスクを形成することができた。
により微細化用フォトレジストに耐熱性や耐ドライエツ
チング性の高いマスクを形成することができた。
実施例で紹介した製造方法はもちろんこれに限定される
ものではなく、特に下地の被エツチング物の材料によら
ない、また、エツチング条件もまたこれに限定されるも
のではなく様々な手法を用いることができる。
ものではなく、特に下地の被エツチング物の材料によら
ない、また、エツチング条件もまたこれに限定されるも
のではなく様々な手法を用いることができる。
［発明の効果］
本発明の上記の構成によれば、レジストにシリカ塗布膜
を接することにより、レジスト表面をシリコン化するた
め、耐ドライエツチング性の高いエツチングマスクを形
成することができた。
を接することにより、レジスト表面をシリコン化するた
め、耐ドライエツチング性の高いエツチングマスクを形
成することができた。
従来酸化膜のドライエツチングの場合のレジストのエツ
チングレートは約５倍以上に、またアルミニウムシリコ
ン合金の場合は約４倍以上になり、サブミクロンの耐ド
ライエツチング性の高いエツチングマスクを形成するこ
とができた。
チングレートは約５倍以上に、またアルミニウムシリコ
ン合金の場合は約４倍以上になり、サブミクロンの耐ド
ライエツチング性の高いエツチングマスクを形成するこ
とができた。
第１図（ａ）〜（ｃ）は、本発明の半導体装置の製造方
法の第一の実施例を工程順に示す工程断面図。 第２図（ａ）〜（ｄ）は、本発明の半導体装置の製造方
法の第二の実施例を工程順に示す工程断面図。 第３図（ａ）、（ｂ）は、従来の半導体装置の製造方法
の一実施例を示す断面図。 ・半導体基板 ・シリコン酸化膜 ・アルミニウムシリコン合金 フォトレジスト ・シリカ塗布膜 ・シリコン化されたレジスト 以 出願人 セイコーエプソン株式会社
法の第一の実施例を工程順に示す工程断面図。 第２図（ａ）〜（ｄ）は、本発明の半導体装置の製造方
法の第二の実施例を工程順に示す工程断面図。 第３図（ａ）、（ｂ）は、従来の半導体装置の製造方法
の一実施例を示す断面図。 ・半導体基板 ・シリコン酸化膜 ・アルミニウムシリコン合金 フォトレジスト ・シリカ塗布膜 ・シリコン化されたレジスト 以 出願人 セイコーエプソン株式会社
Claims (1)
- 【特許請求の範囲】 ν （１）被エッチング物上にマスクをパターンニングした
後、被エッチング物を前記マスクにより任意のパターン
にエッチングする半導体装置の製造方法において、 ａ）被エッチング物上に主として高分子よりなる樹脂膜
をパターンニングする工程と、 ｂ）ついでシリカ塗布膜をコーティングする工程と、 ｃ）前記シリカ塗布膜と、被エッチング物をエッチング
する工程とからなることを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1045593A JPH02224331A (ja) | 1989-02-27 | 1989-02-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1045593A JPH02224331A (ja) | 1989-02-27 | 1989-02-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02224331A true JPH02224331A (ja) | 1990-09-06 |
Family
ID=12723650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1045593A Pending JPH02224331A (ja) | 1989-02-27 | 1989-02-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02224331A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04148535A (ja) * | 1990-10-12 | 1992-05-21 | Mitsubishi Electric Corp | 微細パターン形成方法 |
| JP2006048035A (ja) * | 2004-07-22 | 2006-02-16 | Samsung Electronics Co Ltd | 半導体素子製造用のマスクパターンとその形成方法、及び微細パターンを有する半導体素子の製造方法 |
-
1989
- 1989-02-27 JP JP1045593A patent/JPH02224331A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04148535A (ja) * | 1990-10-12 | 1992-05-21 | Mitsubishi Electric Corp | 微細パターン形成方法 |
| JP2006048035A (ja) * | 2004-07-22 | 2006-02-16 | Samsung Electronics Co Ltd | 半導体素子製造用のマスクパターンとその形成方法、及び微細パターンを有する半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10199864A (ja) | 反射防止膜のエッチング方法 | |
| US5403438A (en) | Process for forming pattern | |
| JPH0545057B2 (ja) | ||
| JPH02252233A (ja) | 微細パターン形成方法 | |
| US20020094693A1 (en) | Method for fabricating an ultra small opening | |
| JPH02224331A (ja) | 半導体装置の製造方法 | |
| JPH04176123A (ja) | 半導体装置の製造方法 | |
| JP2001092152A (ja) | 半導体装置の製造方法 | |
| JPH02218127A (ja) | ドライエッチング方法 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JPS6039834A (ja) | 微細パタ−ンの形成方法 | |
| JPS6057630A (ja) | 半導体装置の製造方法 | |
| JPH03201530A (ja) | 微細孔の形成方法 | |
| JPS63102322A (ja) | パタ−ン形成方法 | |
| JPH02143523A (ja) | 半導体装置の製造方法 | |
| JPH0546096B2 (ja) | ||
| JPH0294439A (ja) | 半導体装置の製造方法 | |
| JPH01296625A (ja) | 平坦化方法 | |
| JPS6366049B2 (ja) | ||
| JPH0239433A (ja) | 半導体装置の製造方法 | |
| JPH0738388B2 (ja) | パタ−ン形成法 | |
| JPH05283378A (ja) | 半導体装置の製造方法 | |
| JPH0821574B2 (ja) | パタ−ン形成方法 | |
| JPH04372114A (ja) | パターン形成方法 | |
| JPS5965435A (ja) | 微細パタ−ンの形成方法 |