JPH02224526A - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JPH02224526A JPH02224526A JP4624389A JP4624389A JPH02224526A JP H02224526 A JPH02224526 A JP H02224526A JP 4624389 A JP4624389 A JP 4624389A JP 4624389 A JP4624389 A JP 4624389A JP H02224526 A JPH02224526 A JP H02224526A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- pulse width
- conversion
- converted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、マイクロプロセッサを利用したＡ／Ｄ変換器
に関し、さらに詳しくは、マイクロプロセッサの中に設
けられたＡ／Ｄ変換手段の変換精度を向上できるＡ／Ｄ
変換器に関する。
に関し、さらに詳しくは、マイクロプロセッサの中に設
けられたＡ／Ｄ変換手段の変換精度を向上できるＡ／Ｄ
変換器に関する。
〈従来の技術〉
最近、内部にＡ／Ｄ変換機能を有し、アナログ信号を直
接入力することの可能なマイクロプロセッサが使用され
るようになってきている。
接入力することの可能なマイクロプロセッサが使用され
るようになってきている。
このようなマイクロプロセッサにおいて、内部のＡ／Ｄ
変換機能による変換精度は、８ビット程度のものが標準
であり、それ以上、例えば１２ビット程度の変換精度を
得るためには高価になる。
変換機能による変換精度は、８ビット程度のものが標準
であり、それ以上、例えば１２ビット程度の変換精度を
得るためには高価になる。
〈発明が解決しようとする課題〉
本発明は、この様な事情に鑑みてなされたものであって
、その目的は、マイクロプロセッサの外部に簡単な回路
を付加することによって、Ａ／Ｄ変換精度を向上できる
Ａ／Ｄ変換器を実現することにある。
、その目的は、マイクロプロセッサの外部に簡単な回路
を付加することによって、Ａ／Ｄ変換精度を向上できる
Ａ／Ｄ変換器を実現することにある。
く課題を解決するための手段〉
第１図は、本発明の基本的な構成を示すブロック図であ
る６図において、１は入力するアナログ信号をディジタ
ル信号に変換するＡ／Ｄ変換手段、２はＡ／Ｄ変換手段
１で変換されたデータに応じてパルスｆｋｊＡ信号のパ
ルス幅が設定されるパルス幅信号出力手段、３はパルス
幅信号出力手段２から出力されるパルス幅に対応した時
間だけ基準信号を積分する積分手段、４は変換すべきア
ナログ信号Ｅ１と積分手段３による積分結果を示す出力
信号ｅｆとの差を演算し、増幅するゲインアンプ、５は
変換すべきアナログ信号Ｅｉと、ゲインアンプ４からの
差信号を増幅した信号Ｅ’ｆとを切り替えて、Ａ／Ｄ変
換手段１に与えるスイッチ手段である。
る６図において、１は入力するアナログ信号をディジタ
ル信号に変換するＡ／Ｄ変換手段、２はＡ／Ｄ変換手段
１で変換されたデータに応じてパルスｆｋｊＡ信号のパ
ルス幅が設定されるパルス幅信号出力手段、３はパルス
幅信号出力手段２から出力されるパルス幅に対応した時
間だけ基準信号を積分する積分手段、４は変換すべきア
ナログ信号Ｅ１と積分手段３による積分結果を示す出力
信号ｅｆとの差を演算し、増幅するゲインアンプ、５は
変換すべきアナログ信号Ｅｉと、ゲインアンプ４からの
差信号を増幅した信号Ｅ’ｆとを切り替えて、Ａ／Ｄ変
換手段１に与えるスイッチ手段である。
く作用〉
スイッチ手段は、はじめに変換すべきアナログ信号を選
択してＡ／Ｄ変換手段に印加し、パルス幅信号出力手段
は、Ａ／Ｄ変換されたデータに応じてそれより僅かに小
さいデータ（Ｄ１）に該当するパルス幅信号を積分手段
に出力し、次にスイッチ手段はゲインアンプからの差信
号を増幅した信号を選択してＡ／Ｄ変換手段に印加し、 パルス幅信号出力手段に設定したデータ（Ｄ１）と差信
号を増幅した信号をＡ／Ｄ変換したデータとから変換す
べきアナログ信号に対応するディジタルデータを得る。
択してＡ／Ｄ変換手段に印加し、パルス幅信号出力手段
は、Ａ／Ｄ変換されたデータに応じてそれより僅かに小
さいデータ（Ｄ１）に該当するパルス幅信号を積分手段
に出力し、次にスイッチ手段はゲインアンプからの差信
号を増幅した信号を選択してＡ／Ｄ変換手段に印加し、 パルス幅信号出力手段に設定したデータ（Ｄ１）と差信
号を増幅した信号をＡ／Ｄ変換したデータとから変換す
べきアナログ信号に対応するディジタルデータを得る。
これによって、Ａ／Ｄ変換の精度を向上させることが可
能となる。
能となる。
〈実施例〉
以下図面を用いて、本発明の実施例を詳細に説明する。
第２図は、本発明の一実施例を示す構成ブロック図であ
る６図において、第１図と同じ部分には同一符号を付し
て示しである。
る６図において、第１図と同じ部分には同一符号を付し
て示しである。
ＭＰＸはマルチプレクサで、変換すべきアナログ信号Ｅ
１．スパンに相当するスパン電圧信号ＥＳ、ゼロ点に相
当するゼロ電圧信号Ｅｏを切り替えて、初段アンプＡ１
に印加する。
１．スパンに相当するスパン電圧信号ＥＳ、ゼロ点に相
当するゼロ電圧信号Ｅｏを切り替えて、初段アンプＡ１
に印加する。
スイッチ手段５、Ａ／Ｄ変換手段１及びパルス幅信号出
力手段２は、いずれもマイクロプロセッサＭＰのファム
ウェアによって実現するように構成されている。このよ
うに構成されるマイクロプロセッサとしては、例えばＮ
ＥＣ製の７８３１２などが使用可能である。
力手段２は、いずれもマイクロプロセッサＭＰのファム
ウェアによって実現するように構成されている。このよ
うに構成されるマイクロプロセッサとしては、例えばＮ
ＥＣ製の７８３１２などが使用可能である。
積分手段３は、基準電圧Ｖｒｅ ｆと、パルス幅信号出
力手段２からの信号のパルス幅に対応した時間だけオン
に駆動されるスイッチ３２０と、基準電圧Ｖｒｅｆをス
イッチＳ２０を介して積分する積分器ＩＮＴ（アンプＡ
２．抵抗Ｒ，コンデンサＣからなる）を含んで構成され
ている。なお、スイッチＳＩＯは積分器ＩＮＴを初期化
するスイッツチである。
力手段２からの信号のパルス幅に対応した時間だけオン
に駆動されるスイッチ３２０と、基準電圧Ｖｒｅｆをス
イッチＳ２０を介して積分する積分器ＩＮＴ（アンプＡ
２．抵抗Ｒ，コンデンサＣからなる）を含んで構成され
ている。なお、スイッチＳＩＯは積分器ＩＮＴを初期化
するスイッツチである。
ゲインアンプ４は、積分器ＩＮ’Ｉ’からの出力信号ｅ
ｆと、初段アンプＡ１からの信号との差信号を増幅する
ゲイ２１倍のアンプが用いである。
ｆと、初段アンプＡ１からの信号との差信号を増幅する
ゲイ２１倍のアンプが用いである。
このように構成した装置の動作を次に説明する。
第３図は、Ａ／Ｄ変換手段１によって変換された結果と
、印加されるアナログ信号Ｅｌとの関係を示す線図であ
り、第４図は、このＡ／Ｄ変換結果に基づいて、パルス
幅信号出力手段２に設定されるデータＤ１とＡ／Ｄ変換
データとの関係を示す線図である。
、印加されるアナログ信号Ｅｌとの関係を示す線図であ
り、第４図は、このＡ／Ｄ変換結果に基づいて、パルス
幅信号出力手段２に設定されるデータＤ１とＡ／Ｄ変換
データとの関係を示す線図である。
これらの図を用いて、動作の概略をはじめに説明する。
マイクロプロセッサＭＰは、はじめに入力アナログ信号
ＥｌのＡ／Ｄ変換を行って、第３図において、入力アナ
ログ信号Ｅ１がどの程度の大きさかを認識する。
ＥｌのＡ／Ｄ変換を行って、第３図において、入力アナ
ログ信号Ｅ１がどの程度の大きさかを認識する。
次にこのＡ／Ｄ変換した大きさに基づいて、パルス幅信
号出力手段２に、この大きさより僅かに小さいデータＤ
１を設定し、パルス幅信号出力手段２は、設定されたデ
ータＤ１に対応するパルス幅信号を積分手段３に出力す
る。積分手段３は基準電圧Ｖｒｅｆをパルス幅に対応す
る時間だけ積分し、この積分結果ｅｆをゲインアンプ４
に出力する。すなわち、マイクロプロセッサＭＰは、設
定するデータＤ１により第４図において、■、■。
号出力手段２に、この大きさより僅かに小さいデータＤ
１を設定し、パルス幅信号出力手段２は、設定されたデ
ータＤ１に対応するパルス幅信号を積分手段３に出力す
る。積分手段３は基準電圧Ｖｒｅｆをパルス幅に対応す
る時間だけ積分し、この積分結果ｅｆをゲインアンプ４
に出力する。すなわち、マイクロプロセッサＭＰは、設
定するデータＤ１により第４図において、■、■。
■・・・のどの直線を使うかを決定する。
ゲインアンプ４は、入力アナログ信号Ｅ１と設定データ
Ｄ１に対応するアナログ信号ｅｆとの引き算を行い、そ
の差信号を増幅し、この増幅信号ＥｆをＡ／Ｄ変換手段
１でＡ／Ｄ変換することで、差信号に対応するデータｄ
Ｏを得る。そして、設定データＤ１に差信号に対応する
データｄＯを加えることにより、精度の高いディジタル
データを得るものである。
Ｄ１に対応するアナログ信号ｅｆとの引き算を行い、そ
の差信号を増幅し、この増幅信号ＥｆをＡ／Ｄ変換手段
１でＡ／Ｄ変換することで、差信号に対応するデータｄ
Ｏを得る。そして、設定データＤ１に差信号に対応する
データｄＯを加えることにより、精度の高いディジタル
データを得るものである。
次に、具体的な動作例について説明する。ここでは、変
換すべきアナログ信号Ｅ１が３■、入力のレンジは、１
〜５Ｖ、Ａ／Ｄ変換手段１の分解能が８ビツト、パルス
幅信号出力手段２から設定されたデータに基づいて発生
するパルス幅の精度は１６ビツトとＡ／Ｄ変換手段１の
精度より高いものとする。また、各アンプの誤差は考慮
しないものとする。
換すべきアナログ信号Ｅ１が３■、入力のレンジは、１
〜５Ｖ、Ａ／Ｄ変換手段１の分解能が８ビツト、パルス
幅信号出力手段２から設定されたデータに基づいて発生
するパルス幅の精度は１６ビツトとＡ／Ｄ変換手段１の
精度より高いものとする。また、各アンプの誤差は考慮
しないものとする。
はじめに、マイクロプロセッサＭＰは、マルチプレクサ
ＭＰＸを制御して変換すべきアナログ信号Ｅｉを選択す
ると共に、スイッチＳ１をオンとして、初段アンプＡ１
を介して印加される変換すべきアナログ信号Ｅ１をＡ／
Ｄ変換手段１に印加する。Ａ／Ｄ変換手段１は、このア
ナログ信号Ｅｉをディジタル信号に変換する。
ＭＰＸを制御して変換すべきアナログ信号Ｅｉを選択す
ると共に、スイッチＳ１をオンとして、初段アンプＡ１
を介して印加される変換すべきアナログ信号Ｅ１をＡ／
Ｄ変換手段１に印加する。Ａ／Ｄ変換手段１は、このア
ナログ信号Ｅｉをディジタル信号に変換する。
これによって、マイクロプロセッサＭＰは、入力アナロ
グ信号Ｅ１がどの程度の大きさか（例えば３■程度の大
きさか）を知る。
グ信号Ｅ１がどの程度の大きさか（例えば３■程度の大
きさか）を知る。
次に、マイクロプロセッサＭＰは、変換された入力アナ
ログ信号の大きさに応じて、それより僅かに小さめなデ
ータＤ１をパルス幅信号出力手段２に設定し、設定され
たデータに基づくパルス幅信号を出力する。積分手段３
は出力されたパルス幅信号のパルス幅に対応する時間だ
け基準電圧■ｒｅｆを積分して、その出力端に入力アナ
ログ信号の大きさである３■より、僅かに小さい、例え
ば２．９８■（この出力電圧の大きさは設定データＤ１
に対応している）のアナログ信号ｅｆを出力する。
ログ信号の大きさに応じて、それより僅かに小さめなデ
ータＤ１をパルス幅信号出力手段２に設定し、設定され
たデータに基づくパルス幅信号を出力する。積分手段３
は出力されたパルス幅信号のパルス幅に対応する時間だ
け基準電圧■ｒｅｆを積分して、その出力端に入力アナ
ログ信号の大きさである３■より、僅かに小さい、例え
ば２．９８■（この出力電圧の大きさは設定データＤ１
に対応している）のアナログ信号ｅｆを出力する。
積分手段（積分器ＩＮＴ）３から出力されるアナログ信
号ｅｆは、ゲインアンプ４の（−）端子に印加され、こ
こで初段アンプＡ１からのアナログ信号Ｅ１との差が演
算され、差信号がｎ倍に増幅される。
号ｅｆは、ゲインアンプ４の（−）端子に印加され、こ
こで初段アンプＡ１からのアナログ信号Ｅ１との差が演
算され、差信号がｎ倍に増幅される。
いま、ゲインアンプ４のゲインｎを５０倍とすると、ゲ
インアンプ４の出力電圧Ｅｆは、Ｅｆ＝（３，ｏｏ−２
，９８）ｘ５０ ＝ＩＶ となる。
インアンプ４の出力電圧Ｅｆは、Ｅｆ＝（３，ｏｏ−２
，９８）ｘ５０ ＝ＩＶ となる。
続いて、マイクロプロセッサＭＰはスイッチＳ２をオン
として、ゲインアンプ４からの増幅信号ＥｆをＡ／Ｄ変
換手段１に加え、ここで増幅信号ＥｆについてＡ／Ｄ変
換を行う。
として、ゲインアンプ４からの増幅信号ＥｆをＡ／Ｄ変
換手段１に加え、ここで増幅信号ＥｆについてＡ／Ｄ変
換を行う。
すなわち、１■を８ビツトのＡ／Ｄ変換手段でＡ／Ｄ変
換する。いま、８ビツトのＡ／Ｄ変換器の確度を±ＩＬ
ＳＢとすれば、分解能は、５Ｖ／２５６＝２０ｍＶであ
る。
換する。いま、８ビツトのＡ／Ｄ変換器の確度を±ＩＬ
ＳＢとすれば、分解能は、５Ｖ／２５６＝２０ｍＶであ
る。
ここでは、ゲインアンプ４において、差信号を５０倍し
ているので、これを入力アナログ信号に換算すると、 ２０ｍＶ１５０＝０．４ｍＶ となる、このことは、８ビットＡ／Ｄ変換手段を用いな
がらも１４ビツトの分解能を得られることに相当する。
ているので、これを入力アナログ信号に換算すると、 ２０ｍＶ１５０＝０．４ｍＶ となる、このことは、８ビットＡ／Ｄ変換手段を用いな
がらも１４ビツトの分解能を得られることに相当する。
このＡ／Ｄ変換の精度は、ゲインアンプのゲインを変え
ることにより、さらに高くすることが可能となる。なお
、ゲインアンプのゲインを大きくすることは、第４図に
おいて、各直線の傾斜を破線に示すように大きくするこ
とに相当している。
ることにより、さらに高くすることが可能となる。なお
、ゲインアンプのゲインを大きくすることは、第４図に
おいて、各直線の傾斜を破線に示すように大きくするこ
とに相当している。
マイクロプロセッサＭＰは、パルス幅信号出力手段２に
設定したデータＤ１のＬＳＢ側に、差信号の増幅信号Ｅ
ｆをＡ／Ｄ変換したデータｄｏを加えることにより、最
終的に入力アナログ信号Ｅｌのディジタルデータを得る
。
設定したデータＤ１のＬＳＢ側に、差信号の増幅信号Ｅ
ｆをＡ／Ｄ変換したデータｄｏを加えることにより、最
終的に入力アナログ信号Ｅｌのディジタルデータを得る
。
以上の説明は、ゲインアンプ４や積分器ＩＮＴにゼロ、
スパンエラーが無いものとしたが、これらの補正は以下
のようにして行われる。
スパンエラーが無いものとしたが、これらの補正は以下
のようにして行われる。
■ はじめに、マルチプレクサＭＰＸにおいて、ゼロ電
圧信号ＥＯを選択する。その時のパルス幅信号出力手段
２に設定されたデータをＰＷＭ（０）、Ａ／Ｄ変換して
得られたデータをＡＤ（０）とする。
圧信号ＥＯを選択する。その時のパルス幅信号出力手段
２に設定されたデータをＰＷＭ（０）、Ａ／Ｄ変換して
得られたデータをＡＤ（０）とする。
■ 次にマルチプレクサＭＰＸにおいて、フルスパンに
相当する５■電圧信号Ｅｓを選択する。
相当する５■電圧信号Ｅｓを選択する。
その時のパルス幅信号出力手段２に設定されたデータを
ＰＷＭ （５）、Ａ／Ｄ変換して得られたデータをＡＤ
（５）とする。
ＰＷＭ （５）、Ａ／Ｄ変換して得られたデータをＡＤ
（５）とする。
■ 次に■の状態で、パルス幅信号出力手段２に設定す
るデータを「１」だけ変化させ、この時のＡ／Ｄ変換手
段１の値が、ＡＤ（５）より、いくら変化するかを求め
る。これをＡＤ（１）とする。
るデータを「１」だけ変化させ、この時のＡ／Ｄ変換手
段１の値が、ＡＤ（５）より、いくら変化するかを求め
る。これをＡＤ（１）とする。
ここで、
ＰＷＭ （０）ＸＡＤ （１）＋ＡＤ （０）ＰＷＭ
（５）ＸＡＤ （５）＋ＡＤ （５）を行うと、ＯＶ、
５Ｖの正しいＡ／Ｄ変換値が求まる。
（５）ＸＡＤ （５）＋ＡＤ （５）を行うと、ＯＶ、
５Ｖの正しいＡ／Ｄ変換値が求まる。
■ 次に変換すべき入力アナログ信号をマルチプレクサ
ＭＰＸにおいて選択し、その時のパルス幅信号出力手段
２に設定されたデータをＰＷＭ（Ｙ） 、Ａ／Ｄ変換し
て得られたデータをＡＤ（Ｙ）とすると、■で求めたＯ
Ｖ、５Ｖで補正すれば、次式に従った補正演算を行うこ
とにより、正しいＡ／Ｄ変換データＤｏを得ることがで
きる。
ＭＰＸにおいて選択し、その時のパルス幅信号出力手段
２に設定されたデータをＰＷＭ（Ｙ） 、Ａ／Ｄ変換し
て得られたデータをＡＤ（Ｙ）とすると、■で求めたＯ
Ｖ、５Ｖで補正すれば、次式に従った補正演算を行うこ
とにより、正しいＡ／Ｄ変換データＤｏを得ることがで
きる。
第５図は、本発明の他の実施例を示す構成ブロック図で
ある。
ある。
第２図の実施例においては、変換すべき入力アナログ信
号の数が１つであることを想定したものであるが、入力
アナログ信号の数が複数個存在する場合は、精度を多少
犠牲にしても変換スピードを上げたい場合がある。第５
図の実施例はこの様な要求に鑑みてなされたものであっ
て、積分手段３を構成する積分器ＩＮＴの積分時間をマ
イクロプロセッサＭＰによってプログラマブルに変化で
きるように構成したものである。
号の数が１つであることを想定したものであるが、入力
アナログ信号の数が複数個存在する場合は、精度を多少
犠牲にしても変換スピードを上げたい場合がある。第５
図の実施例はこの様な要求に鑑みてなされたものであっ
て、積分手段３を構成する積分器ＩＮＴの積分時間をマ
イクロプロセッサＭＰによってプログラマブルに変化で
きるように構成したものである。
すなわち、積分手段３において、３２１〜Ｓ２０は、一
端が基準電圧源に接続された複数のスイッチ、Ｒ１−Ｒ
ｎはこれらのスイッチに一端が接続され他端がアンプＡ
２の入力端に共通に接続された複数の抵抗で、それぞれ
の抵抗値は異なっている。
端が基準電圧源に接続された複数のスイッチ、Ｒ１−Ｒ
ｎはこれらのスイッチに一端が接続され他端がアンプＡ
２の入力端に共通に接続された複数の抵抗で、それぞれ
の抵抗値は異なっている。
複数のスイッチ８２１〜Ｓ２ｎは、これらのうちの一つ
のスイッチがマイクロプロセッサＭＰからの信号によっ
て選択され、その選択されたスイッチが、パルス幅信号
出力手段２からのパルス信号によって駆動されるように
なっている。
のスイッチがマイクロプロセッサＭＰからの信号によっ
て選択され、その選択されたスイッチが、パルス幅信号
出力手段２からのパルス信号によって駆動されるように
なっている。
このように構成した回路において、積分器ＩＮＴの出力
電圧ｅｆが、設定データＤ１に対応する所定の値に至ま
での積分時間は、積分抵抗Ｒの値（この値により積分時
定数が変わる）によって変えられるから、マイクロプロ
セッサＭＰの指示により、複数のスイッチの中から特定
のスイッチを選択することで、積分時間、すなわちＡ／
Ｄ変換時間を変えることができる。
電圧ｅｆが、設定データＤ１に対応する所定の値に至ま
での積分時間は、積分抵抗Ｒの値（この値により積分時
定数が変わる）によって変えられるから、マイクロプロ
セッサＭＰの指示により、複数のスイッチの中から特定
のスイッチを選択することで、積分時間、すなわちＡ／
Ｄ変換時間を変えることができる。
したがって、積分時間を短くすればＡ／Ｄ変換精度が多
少落ちるが、変換スピードを上げることが可能となる。
少落ちるが、変換スピードを上げることが可能となる。
ここで積分時間を短くすることは、第４図において、各
直線■、■、■・・・相互間の幅が広くなることに相当
している。
直線■、■、■・・・相互間の幅が広くなることに相当
している。
なお、積分時間は、抵抗Ｒに代えてコンデンサＣの値を
変えるようにしてもよいし、基準電圧Ｖｒｅｆの値を変
えるようにしてもよい。
変えるようにしてもよいし、基準電圧Ｖｒｅｆの値を変
えるようにしてもよい。
本発明の装置において、積分手段の積分時間を長くする
と共に、ゲインアンプのゲインを大きく選定することに
よって、格段に精度の高いＡ／Ｄ変換を行うことが可能
となる。
と共に、ゲインアンプのゲインを大きく選定することに
よって、格段に精度の高いＡ／Ｄ変換を行うことが可能
となる。
〈発明の効果〉
以上詳細に説明したように、本発明によればマイクロプ
ロセッサの外部に積分手段と、ゲインアンプからなる簡
単な回路を付加することによって、Ａ／Ｄ変換精度を向
上できるＡ／Ｄ変換器が実現できる。また、必要に応じ
て、Ａ／Ｄ変換のスピードを変えることもできる。
ロセッサの外部に積分手段と、ゲインアンプからなる簡
単な回路を付加することによって、Ａ／Ｄ変換精度を向
上できるＡ／Ｄ変換器が実現できる。また、必要に応じ
て、Ａ／Ｄ変換のスピードを変えることもできる。
第１図は本発明の基本的な構成を示すブロック図、第２
図は本発明の一実施例を示す構成ブロック図、第３図は
Ａ／Ｄ変換手段によって変換された結果と印加されるア
ナログ信号Ｅ１との関係を示す線図、第４図はＡ／Ｄ変
換結果に基づいてパルス幅信号出力手段に設定されるデ
ータＤ１とＡ／Ｄ変換データとの関係を示す線図、第５
図は本発明の他の実施例を示す構成ブロック図である。 ２・・・パルス幅信号出力手段、３・・・積分手段、４
・・・ゲインアンプ、５・・・スイッチ手段ＩＮＴ・・
・積分器、ＭＰ・・・マイクロプロセッサ、ＭＰＸ・・
・マルチプレクサ、Ａ１・・・初段アンブト・・Ａ／Ｄ
変換手段、
図は本発明の一実施例を示す構成ブロック図、第３図は
Ａ／Ｄ変換手段によって変換された結果と印加されるア
ナログ信号Ｅ１との関係を示す線図、第４図はＡ／Ｄ変
換結果に基づいてパルス幅信号出力手段に設定されるデ
ータＤ１とＡ／Ｄ変換データとの関係を示す線図、第５
図は本発明の他の実施例を示す構成ブロック図である。 ２・・・パルス幅信号出力手段、３・・・積分手段、４
・・・ゲインアンプ、５・・・スイッチ手段ＩＮＴ・・
・積分器、ＭＰ・・・マイクロプロセッサ、ＭＰＸ・・
・マルチプレクサ、Ａ１・・・初段アンブト・・Ａ／Ｄ
変換手段、
Claims (3)
- （１）入力するアナログ信号をディジタル信号に変換す
るＡ／Ｄ変換手段、 このＡ／Ｄ変換手段で変換されたデータに応じて出力す
るパルス幅信号のパルス幅が設定されるパルス幅信号出
力手段、 このパルス幅信号出力手段から出力されるパルス幅に対
応する時間だけ基準信号を積分する積分手段、 変換すべきアナログ信号と積分手段による積分結果との
差を演算し、この差信号を増幅するゲインアンプ、 変換すべきアナログ信号と、ゲインアンプからの増幅信
号とを切り替えてＡ／Ｄ変換手段に与えるスイッチ手段 を備え、 はじめに前記スイッチ手段は変換すべきアナログ信号を
選択してＡ／Ｄ変換手段に印加し、パルス幅信号出力手
段は、Ａ／Ｄ変換されたデータに応じてそれより僅かに
小さいデータ（Ｄ１）に該当するパルス幅信号を積分手
段に出力し、 次にスイッチ手段はゲインアンプからの差信号を増幅し
た信号を選択してＡ／Ｄ変換手段に印加し、 パルス幅信号出力手段に設定したデータ（Ｄ１）と差信
号を増幅した信号をＡ／Ｄ変換したデータとから変換す
べきアナログ信号に対応するディジタルデータを得るこ
とを特徴とするＡ／Ｄ変換器。 - （２）ゲインアンプのゲインを可変できるように構成し
た請求項１記載のＡ／Ｄ変換器。 - （３）積分手段の積分時間を可変できるように構成した
請求項１記載のＡ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4624389A JPH02224526A (ja) | 1989-02-27 | 1989-02-27 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4624389A JPH02224526A (ja) | 1989-02-27 | 1989-02-27 | Ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02224526A true JPH02224526A (ja) | 1990-09-06 |
Family
ID=12741705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4624389A Pending JPH02224526A (ja) | 1989-02-27 | 1989-02-27 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02224526A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102707128A (zh) * | 2012-01-10 | 2012-10-03 | 河南科技大学 | 一种基于微控制器的交流信号采集电路及方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5864824A (ja) * | 1981-10-15 | 1983-04-18 | Chino Works Ltd | 入力切換回路 |
| JPS60148228A (ja) * | 1984-01-12 | 1985-08-05 | Mitsubishi Electric Corp | アナログ・デイジタル変換装置 |
| JPS62172821A (ja) * | 1986-01-27 | 1987-07-29 | Fujitsu Ltd | Ａ／ｄコンバ−タ入力レベルコントロ−ル回路 |
| JPS63224522A (ja) * | 1987-03-13 | 1988-09-19 | Yokogawa Electric Corp | 増幅装置 |
-
1989
- 1989-02-27 JP JP4624389A patent/JPH02224526A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5864824A (ja) * | 1981-10-15 | 1983-04-18 | Chino Works Ltd | 入力切換回路 |
| JPS60148228A (ja) * | 1984-01-12 | 1985-08-05 | Mitsubishi Electric Corp | アナログ・デイジタル変換装置 |
| JPS62172821A (ja) * | 1986-01-27 | 1987-07-29 | Fujitsu Ltd | Ａ／ｄコンバ−タ入力レベルコントロ−ル回路 |
| JPS63224522A (ja) * | 1987-03-13 | 1988-09-19 | Yokogawa Electric Corp | 増幅装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102707128A (zh) * | 2012-01-10 | 2012-10-03 | 河南科技大学 | 一种基于微控制器的交流信号采集电路及方法 |
| CN102707128B (zh) * | 2012-01-10 | 2016-04-13 | 河南科技大学 | 一种基于微控制器的交流信号采集电路及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9407839B2 (en) | Solid-state imaging device | |
| JPS6081685A (ja) | オ−ト・ゼロ積分器 | |
| JPH02224526A (ja) | Ａ／ｄ変換器 | |
| EP1480343A1 (en) | Level shift circuit | |
| JPS61110002A (ja) | 光学濃度／網点面積率測定装置における自動レンジ制御方法 | |
| JP4613929B2 (ja) | Ａ／ｄ変換回路 | |
| JP2001141753A (ja) | 電流、電気量測定回路 | |
| KR100511706B1 (ko) | 피엘씨 아날로그 입력 모듈 | |
| JP4746792B2 (ja) | Ａ／ｄ変換装置 | |
| JPS61295722A (ja) | Ｄ／ａ変換器のゲイン調整方式 | |
| JPS6161577B2 (ja) | ||
| JP2722351B2 (ja) | 撮像信号処理装置 | |
| JPH09148930A (ja) | オペアンプのオフセット電圧補正回路 | |
| JPH0846515A (ja) | デジタルアナログ変換装置 | |
| JPH0537248Y2 (ja) | ||
| KR20000017475U (ko) | 아날로그 입력 변환 회로의 오프셋 보정 장치 | |
| JPS6333377Y2 (ja) | ||
| JPH0636160B2 (ja) | アナログ信号比較回路 | |
| JPH08125538A (ja) | ディジタル・アナログ変換器 | |
| JPH03255722A (ja) | Ｄ／ａ変換器 | |
| JPH09205367A (ja) | 積分型ａ／ｄ変換方法 | |
| JPS63125021A (ja) | Ａ／ｄ変換器 | |
| JP2794050B2 (ja) | Ａｄ変換器試験装置 | |
| JP2580831B2 (ja) | クランプ回路 | |
| JPS58212220A (ja) | アナログ／デイジタル変換器のオフセツト電圧補正方法 |