JPS6242201A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS6242201A JPS6242201A JP60182031A JP18203185A JPS6242201A JP S6242201 A JPS6242201 A JP S6242201A JP 60182031 A JP60182031 A JP 60182031A JP 18203185 A JP18203185 A JP 18203185A JP S6242201 A JPS6242201 A JP S6242201A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- programmable controller
- contents
- memory
- write signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、特定のメモリ領域（ＲＡＭ）の内容を保護す
る機能を備えたプログラマブルコントローラに関するも
のである。
る機能を備えたプログラマブルコントローラに関するも
のである。
従来の技術
プログラマブルコントローラにおいては通常、プログラ
ムやデータを記憶させておくだめのメモリを内蔵してい
るが、このメモリ領域への書き込みを禁止して内容を保
護するための機能（プロテクト機能）がないと、誤入力
によるプログラムやデータの誤消去や、プログラム暴走
時のプログラムや破壊といったような問題が生じる。そ
こで、従来のプログラマブルコントローラにおいては、
上記プロテクト機能を有するものが多く、その実現にあ
たっては、主としてソフトウェアによって、メモリ領域
への書き込みを禁止してメモリの内容を保護する方式の
ものがあった。
ムやデータを記憶させておくだめのメモリを内蔵してい
るが、このメモリ領域への書き込みを禁止して内容を保
護するための機能（プロテクト機能）がないと、誤入力
によるプログラムやデータの誤消去や、プログラム暴走
時のプログラムや破壊といったような問題が生じる。そ
こで、従来のプログラマブルコントローラにおいては、
上記プロテクト機能を有するものが多く、その実現にあ
たっては、主としてソフトウェアによって、メモリ領域
への書き込みを禁止してメモリの内容を保護する方式の
ものがあった。
発明が解決しようとする問題点
しかしながら上記のプロテクト機能実現方式においては
、ソフトウェアに依存する部分が大きいために、プログ
ラムが複雑化したｐ１プログラムミス等により、プロテ
クトが完全に行われない可能性があったり、プログラム
暴走時のメモリ内容保護を完全に行うことが難しい等の
問題を有していた。
、ソフトウェアに依存する部分が大きいために、プログ
ラムが複雑化したｐ１プログラムミス等により、プロテ
クトが完全に行われない可能性があったり、プログラム
暴走時のメモリ内容保護を完全に行うことが難しい等の
問題を有していた。
本発明は上記問題点に鑑み、プログラマブルコントロー
ラ本体中の特定のメモリ領域（ＲＡＭ）の内容の保護を
、ハードウェアによるプロテクトスイッチ及び、ウォッ
チドッグタイマ回路による暴走検出機能によって実現す
るプログラマブルコントローラを提供するものである。
ラ本体中の特定のメモリ領域（ＲＡＭ）の内容の保護を
、ハードウェアによるプロテクトスイッチ及び、ウォッ
チドッグタイマ回路による暴走検出機能によって実現す
るプログラマブルコントローラを提供するものである。
問題点を解決するための手段
上記問題点を解決するだめに本発明のプログラマブルコ
ントローラは、プログラマ上に、ハードウェアによるプ
ロテクトスイッチを備え、プログラマブルコントローラ
本体中にウォッチドッグタイマ回路を備えだものである
。
ントローラは、プログラマ上に、ハードウェアによるプ
ロテクトスイッチを備え、プログラマブルコントローラ
本体中にウォッチドッグタイマ回路を備えだものである
。
作 用
本発明の上記した構成による作用は次のとおりである。
すなわち、プロテクトスイッチをＯＮ（メモリ内容が保
護される状態）にした時には、ＣＰＵ部からのメモリラ
イト信号がプロテクトの対象となるメモリ素子（ＲＡＭ
）のメモリライト信号入力端子に伝わらないようにし、
プロテクトスイッチを０ＦＦ（メモリへの書き込みが可
能となる状態）にした時には、ＣＰＵ部からのメモリラ
イト信号がプロテクトの対象となるメモリ素子（ＲＡＭ
）に伝わるようなハードウェアを構成することにより、
プロテクトスイッチがＯＮの時には、ＣＰＵ部の動作に
は関係なくプロテクトの対象となるメモリの内容が保護
される。さらに、プログラマブルコントローラ本体中の
ウォッチドッグタイマ回路により、ＣＰＵ部によるプロ
グラムの実行状態を監視しておき、もしも実行中にエラ
ーが生じた時は、上記プロテクトスイッチの状態に関わ
らず、ＣＰＵ部からのメモリライト信号が、プロテクト
の対象となるメモリ素子（ＲＡＭ）に伝わらないような
ハードウェア構成をとることによシ、プロテクト対象の
メモリ内容の保護を行う。
護される状態）にした時には、ＣＰＵ部からのメモリラ
イト信号がプロテクトの対象となるメモリ素子（ＲＡＭ
）のメモリライト信号入力端子に伝わらないようにし、
プロテクトスイッチを０ＦＦ（メモリへの書き込みが可
能となる状態）にした時には、ＣＰＵ部からのメモリラ
イト信号がプロテクトの対象となるメモリ素子（ＲＡＭ
）に伝わるようなハードウェアを構成することにより、
プロテクトスイッチがＯＮの時には、ＣＰＵ部の動作に
は関係なくプロテクトの対象となるメモリの内容が保護
される。さらに、プログラマブルコントローラ本体中の
ウォッチドッグタイマ回路により、ＣＰＵ部によるプロ
グラムの実行状態を監視しておき、もしも実行中にエラ
ーが生じた時は、上記プロテクトスイッチの状態に関わ
らず、ＣＰＵ部からのメモリライト信号が、プロテクト
の対象となるメモリ素子（ＲＡＭ）に伝わらないような
ハードウェア構成をとることによシ、プロテクト対象の
メモリ内容の保護を行う。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。第１図は、本発明のプログラマブルコントロー
ラの構成図である。第１図において、１はプログラマブ
ルコントローラ本体、２はプログラマブルコントローラ
本体にプログラムやデータを入力するためのプログラマ
、３はプログラマブルコントローラ全体の動作制御を司
どるＣＰＵ部、４はプログラムやデータを記憶しておく
メモリ部、５はメモリ部のうち、読み出し専用のＲＯＭ
領域、６は読み書きが可能なＲＡＭ領坂７はＣＰＵ部３
とメモリ部４との間のコントロールパス（メモリライト
信号を含む）、８はＣＰＵ部３の動作状態を監視するた
めのウォッチドッグタイマ回路、９はプロテクトスイッ
チである。第２図は、プロテクトスイッチ及びウォッチ
ドッグタイマ回路によるプロテクト機能を実現するため
の論理回路の一構成例で、第２図において、ＳＷはプロ
テクトスイッチ（ＯＮでＨＩＧＨ，ＯＦＦでＬＯＷのレ
ベル）、ＷＤはウォッチドッグタイマ回路（正常動作時
は出力ＱはＬＯＷ、エラ一時にはＨＩＧＨレベルとなる
）、ＷＲはＣＰＵ部からのメモリライト信号（ＬＯＷレ
ベル）、ＷＲｌは第１図におけるＲＡＭへのメモリライ
ト信号（ＬＯＷレベルで書き込み可となる）入力端子で
ある。
明する。第１図は、本発明のプログラマブルコントロー
ラの構成図である。第１図において、１はプログラマブ
ルコントローラ本体、２はプログラマブルコントローラ
本体にプログラムやデータを入力するためのプログラマ
、３はプログラマブルコントローラ全体の動作制御を司
どるＣＰＵ部、４はプログラムやデータを記憶しておく
メモリ部、５はメモリ部のうち、読み出し専用のＲＯＭ
領域、６は読み書きが可能なＲＡＭ領坂７はＣＰＵ部３
とメモリ部４との間のコントロールパス（メモリライト
信号を含む）、８はＣＰＵ部３の動作状態を監視するた
めのウォッチドッグタイマ回路、９はプロテクトスイッ
チである。第２図は、プロテクトスイッチ及びウォッチ
ドッグタイマ回路によるプロテクト機能を実現するため
の論理回路の一構成例で、第２図において、ＳＷはプロ
テクトスイッチ（ＯＮでＨＩＧＨ，ＯＦＦでＬＯＷのレ
ベル）、ＷＤはウォッチドッグタイマ回路（正常動作時
は出力ＱはＬＯＷ、エラ一時にはＨＩＧＨレベルとなる
）、ＷＲはＣＰＵ部からのメモリライト信号（ＬＯＷレ
ベル）、ＷＲｌは第１図におけるＲＡＭへのメモリライ
ト信号（ＬＯＷレベルで書き込み可となる）入力端子で
ある。
以上のように構成されたプログラマブルコントローラに
おけるプロテクト機能について、以下第１図及び第２図
を用いて説明する。
おけるプロテクト機能について、以下第１図及び第２図
を用いて説明する。
まず、ＣＰＵ部が正常にプログラムを実行して動作して
いる時（すなわち出力ＱにＬＯＷレベルの信号が出力さ
れている時）にプロテクトスイッチをＯＮにすると、第
２図に示す論理構成により、ＣＰＵ部からメモリライト
信号ＷＲ（ＬＯＷレベル）が出力されても、ＲＡＭに入
力されるメモリライト信号のレベルは常にＨＩＧＨレベ
ルとなるため、ＲＡＭの領域には書き込むことができな
くなり、ＲＡＭの内容を保護することができる。
いる時（すなわち出力ＱにＬＯＷレベルの信号が出力さ
れている時）にプロテクトスイッチをＯＮにすると、第
２図に示す論理構成により、ＣＰＵ部からメモリライト
信号ＷＲ（ＬＯＷレベル）が出力されても、ＲＡＭに入
力されるメモリライト信号のレベルは常にＨＩＧＨレベ
ルとなるため、ＲＡＭの領域には書き込むことができな
くなり、ＲＡＭの内容を保護することができる。
次に、ウォッチドッグタイマ回路がエラーを検出した時
（すなわち出力ＱがＨＩＧＨレベルとなった時）には、
上記プロテクトスイッチの状態に関わらず、ＲＡＭに入
力されるメモリライト信号は常にＨＩＧＨレベルとなる
ため、上記と同様にＲＡＭの内容を保護することができ
る。
（すなわち出力ＱがＨＩＧＨレベルとなった時）には、
上記プロテクトスイッチの状態に関わらず、ＲＡＭに入
力されるメモリライト信号は常にＨＩＧＨレベルとなる
ため、上記と同様にＲＡＭの内容を保護することができ
る。
発明の効果
以上のように本発明は、プログラマ上にＲＡＭ領域への
書き込みを禁止して内容を保護するためのハードウェア
によるプロテクトスイッチを設け、さらに、プログラマ
ブルコントローラ本体中にウォッチドッグタイマ回路を
設けることにより、ＲＡＭ領域への書き込みを禁止して
メモリ内容を保護し、プログラムミスやＣＰＵの暴走に
よる、プログラマブルコントローラ本体の誤動作によっ
てプログラムが書き換えられたり、破壊されるのを未然
に防ぐことができる。
書き込みを禁止して内容を保護するためのハードウェア
によるプロテクトスイッチを設け、さらに、プログラマ
ブルコントローラ本体中にウォッチドッグタイマ回路を
設けることにより、ＲＡＭ領域への書き込みを禁止して
メモリ内容を保護し、プログラムミスやＣＰＵの暴走に
よる、プログラマブルコントローラ本体の誤動作によっ
てプログラムが書き換えられたり、破壊されるのを未然
に防ぐことができる。
第１図は本発明の一実施例におけるＣＰＵ部及びメモリ
部のブロック図、第２図は各スイッチによる動作説明図
である。 ３・・・・・・ＣＰＵ部、４・・・・・・メモリ部、５
・・・・・・ＲＯＭ。 ６・・・・−・ＲＡＭ、８・・・・・・ウォッチドッグ
タイマ回路、９・・・・・・プロテクトスイッチ。
部のブロック図、第２図は各スイッチによる動作説明図
である。 ３・・・・・・ＣＰＵ部、４・・・・・・メモリ部、５
・・・・・・ＲＯＭ。 ６・・・・−・ＲＡＭ、８・・・・・・ウォッチドッグ
タイマ回路、９・・・・・・プロテクトスイッチ。
Claims (1)
- プログラマブルコントローラ本体と、プログラマブルコ
ントローラ本体にプログラムやデータを入力するための
プログラムとから成り、上記プログラマ上に、プログラ
マブルコントローラ本体中のメモリのうちランダムアク
セスメモリ領域の内容を保護するためのハードウェアに
よる書き込み禁止用のスイッチを備え、プログラマブル
コントローラ本体中に、プログラムの暴走を検出し、暴
走検出時には、ランダムアクセスメモリ領域への書き込
みを禁止して、内容を保護するためのウォッチドッグタ
イマ回路とを備えたプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182031A JPS6242201A (ja) | 1985-08-20 | 1985-08-20 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182031A JPS6242201A (ja) | 1985-08-20 | 1985-08-20 | プログラマブルコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6242201A true JPS6242201A (ja) | 1987-02-24 |
Family
ID=16111122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60182031A Pending JPS6242201A (ja) | 1985-08-20 | 1985-08-20 | プログラマブルコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242201A (ja) |
-
1985
- 1985-08-20 JP JP60182031A patent/JPS6242201A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156357A (ja) | プログラム破壊防止方法 | |
| JPS6242201A (ja) | プログラマブルコントロ−ラ | |
| EP1410186B1 (en) | Interrupt controller for a microprocessor | |
| JPH09198258A (ja) | タスクスタックオーバーフロー検出回路 | |
| JPS6339013A (ja) | 電子計算機 | |
| JPS63131249A (ja) | 補助記憶システム | |
| JPH11161548A (ja) | 暴走検知機能付きコンピュータ | |
| JPS63250753A (ja) | メモリアクセスチエツク方式 | |
| JPH02226451A (ja) | メモリ保護方式 | |
| JPS6270956A (ja) | 記憶保護装置 | |
| JPH039487B2 (ja) | ||
| JPH03216746A (ja) | メモリ保護装置 | |
| JPS61279940A (ja) | 計算機の異常検出装置 | |
| JP2000276354A (ja) | 通信装置制御回路 | |
| JPH01134631A (ja) | 計算機の異常検出回路 | |
| JPS6232544A (ja) | 情報処理装置の異常検出回路 | |
| JPH01300357A (ja) | 電子ディスク装置 | |
| JPS6158064A (ja) | メモリ書込保護機能を有するマイクロプロセツサ制御システム | |
| JPH04142625A (ja) | 情報処理装置 | |
| JPH0580692B2 (ja) | ||
| JPH01312637A (ja) | プロセッサ暴走検出制御方式 | |
| JP2002288039A (ja) | メモリ誤書き込み防止回路 | |
| JPH01166145A (ja) | Ｃｐｕ監視装置 | |
| JPS60138655A (ja) | 不揮発性メモリの保護方法 | |
| JPH03147158A (ja) | メモリ制御回路 |