JPH0222717A - 計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 直接メモリアクセスコントローラ（以下ＤＭＡコントロ
ーラと称す）を有する計算機に関し、電源投入時、メモ
リを初期化する時間を短縮出来る計算機の提供を目的と
し、 電源投入時、ＤＭＡコントローラにクリア要求信号を出
力すると共にアンド回路にＨレベルの信号を出力するラ
ッチ手段及び、電源投入時、該ＤＭＡコントローラに、
初期化する該メモリの先頭アドレス及び最終アドレスを
書き込む書込み手段及び、該アンド回路の出力にて該メ
モリへのデータハスを強制的に０とする強制回路を設け
、該ＤＭＡコントローラは、クリア要求信号が入力し、
初期化する先頭アドレス及びＲ柊アドレスが書き込まれ
たら、該アンド回路に用意完了とのＨレベルの信号を送
り該強制回路にて該メモリへのデータバスを強制的にＯ
とし、又該メモリに書込み信号を送り、又アドレスバス
にて初期化する先頭アドレスより最終アドレス迄のアド
レスを順次液メモリに出力し、該メモリを初期化するよ
うに構成する。

〔産業上の利用分野〕

本発明は、ＤＭＡコントローラ及びメモリを有する計算
機の電源投入時の該メモリの初期化時間を短縮出来る計
算機に関する。

〔従来の技術〕

以下従来例を図を用いて説明する。

第３図は従来例のメモリ初期化のプログラムを示す図で
ある。

従来の計算機では、電源投入時、メモリの、例えば、ｒ
ｏ　０００Ｊ番地よりｒｌ　０００Ｊ番地迄の夫々の１
バイトを初期化するのには、第３図に示すプログラムに
て行っていた。

即ち、ステップ１にて、アドレス指示用のＸレジスタに
初期化する先頭アドレスのｒｏＯＯＯＪを書込み、ステ
ップ２にてデータ格納用のＡレジスタに１６進数の「０
０」を書込む。

次にステップ３にて、Ｘレジスタにて指示されているア
ドレスｒ００００ＪにＡレジスタの内容「００」を書き
込む。

次にステップ４にて、Ｘレジスタ内の値に＋１を加え、
ステップ５に進み、Ｘレジスタ内の値がｒｌ　００１Ｊ
より小さかったらステップ３に帰り、ステップ３〜５迄
の動作を、Ｘレジスタ内の値がｒｌｏｏｏＪになる迄繰
り返し、Ｘレジスタ内の値がｒｌ　ＯＯＩＪになったら
ステップ６に進み終了とする。

この場合、各ステップは、通常２サイクルの時間かかる
ので、合計６０１０サイクルの時間ががかり、多くの時
間がかかることになる。

〔発明が解決しようとする課題〕

上記説明の如く、従来の方法では、電源投入時メモリを
初期化するのに多くの時間がかかる問題点がある。

本発明は、電源投入時メモリを初期化する時間を短縮出
来る計算機の提供を目的としている。

〔課題を解決するための手段〕

第１図は本発明の原理ブロック図である。

第１図に示す如く、電源投入時、ＤＭＡコントローラ１
にクリア要求信号を出力すると共にアンド回路４にＨレ
ベルの信号を出力するラッチ手段３及び、電源投入時、
該ＤＭＡコントローラｌに、初期化するメモリ２の先頭
アドレス及び最終アドレスを書き込む書込み手段５及び
、該アンド回路４の出力にて該メモリ２へのデータバス
を強制的に０とする強制回路６を設ける。

そして、該ＤＭＡコントローラ１は、クリア要求信号が
入力し、初期化する先頭アドレス及び最終アドレスが書
き込まれたら、該アンド回路４に直接メモリアクセス用
意完了とのＨレベルの信号を送り該強制回路６にて該メ
モリ２へのデータバスを強制的にＯとし、又該メモリ２
に書込み信号を送り、又アドレスバスにて初期化する先
頭アドレスより最終アドレス迄のアドレスを順次液メモ
リ２に出力し、該メモリ２を初期化するようにする。

〔作　用〕

本発明によれば、電源が投入されると、ランチ手段３は
、ＤＭＡコントローラ１にクリア要求信号を出力すると
共にアンド回路４にＨレベルの信号を出力する。

又電源が投入時、ＤＭＡコントローラｌには、書込み手
段５により、メモリ２を初期化する先頭アドレス及び最
終アドレスが書き込まれる。

すると、ＤＭＡコントローラ１は、アンド回路４にＨレ
ベルの信号を送り、アンド回路４よりの出力を用い、強
制回路６にて、メモリ２へのデータバスを０とし、又メ
モリ２乙ご、書込み信号を出力し、又アドレスバスを介
して、初期化する先頭アドレスより最終アドレス迄のア
ドレスを順次出力する。

従って、メモリ２は、先頭アドレスより最終アドレス迄
のアドレスが送られる度に、該当アドレスの部分を０と
して初期化する。

この場合は、アドレスが送られた時に初期化するので、
１ステツプ１サイクルとなる。よってアドレスが１００
０あれば初期化するのに１０００サイクルとなる。

ＤＭＡコントローラ１に初期化する先頭アドレス及び最
終アドレスが書き込むのに約２０サイクルかかるので、
合計すると１０２０サイクルとなり、初期化時間を大幅
に短縮出来る。

〔実施例〕

以下本発明の１実施例に付き図に従って説明する。

第２図は本発明の実施例の計算機のブロック図である。

第２図のＲＯＭ７には、電源投入時、メモリ２を初期化
する先頭アドレス及び最終アドレスをＤＭＡコントロー
ラ１に書き込むプログラムが格納してあり、電源が投入
されると、プロセッサ８はこれを用い、ＤＭＡコントロ
ーラ１に、初期化する先頭アドレス及び最終アドレスを
書き込む。

一方、ランチ部３は、ＤＭＡコントローラ１に対し初期
化要求を出し、又アンド回路４にＨレベルの信号を出力
する（尚、初期化要求がＨレベルの信号であればこれを
用いる）。

すると、ＤＭＡコントローラｌは、通常のＤＭＡ制御の
如く、プロセッサ８に停止命令を出す。

これにより、プロセッサ８は今のサイクル終了後、バス
を解放し、バス解放信号をゲート９に出しプロセッサ８
とバスとを遮断し、又ハス解放信号をＤＭＡコントロー
ラ１に出す。

すると、ＤＭＡコントローラ１は、アンド回路４に用意
完了とのＨレベルの信号を送り強制回路６にてメモリ２
へのデータバスの例えば８本を強制的にアースに落とし
Ｏとさせる。

又同時に、メモリ２に書込み信号を送り、又アドレスバ
スにて初期化する先頭アドレスをアドレスバスより出力
する。

すると、メモリ２の先頭アドレス例えば「００００」番
地に１６進数の「００」が書き込まれ初期化される。

次は、ｒｏｏ０１Ｊ番地１次はｒｏ　００２Ｊ番地、・
・・のアドレス信号が最終アドレス例えばｒｌｏｏＯＪ
番地になる迄ひきつづき出力され初期化される。

最終アドレス迄初期化が完了すると、ＤＭＡコントロー
ラ１はＤＭＡＥＮＤ信号をランチ部３へ送る。

ラッチ部３はこのＥＮＤ信号にてランチを解除し、初期
化要求信号を落とし、メモリ２のクリア作業を終了し、
同時に強制回路６はデータバスをアースに落とすのを止
める。

この場合は、ＤＭＡコントローラｌに初期化する先頭ア
ドレス及び最終アドレスが書き込むのに約２０サイクル
かかり、初期化するのには、アドレスが送られた時に初
期化するので、アドレスが１００１あれば初期化するの
に１００１サイクルとなり、合計すると１０２１サイク
ルとなる。

従って従来の場合の約１／６のサイクルにて初期化出来
る。

〔発明の効果〕

以上詳細に説明せる如く本発明によれば、電源投入時、
メモリを初期化する時間が大幅に短縮される効果がある
。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例の計算機のブロック図、第３図
は従来例メモリ初期化のプログラムを示す図である。 図において、 １は直接メモリアクセスコントローラ、２はメモリ、 ３はラッチ手段、ラッチ部、 ４はアンド回路、 ５は書込み手段、 ６は強制回路、 ７はＲＯＭ。 ８はプロセッサ、 ９はゲートを示す。 木発日月の原工呈ブ゛口・ツク図 第　１　　序ｎ

Claims (1)

1. 【特許請求の範囲】 直接メモリアクセスコントローラ（１）及びメモリ（２
   ）を有する計算機において、 電源投入時、該直接メモリアクセスコントローラ（１）
   にクリア要求信号を出力すると共にアンド回路（４）に
   Ｈレベルの信号を出力するラッチ手段（３）及び、電源
   投入時、該直接メモリアクセスコントローラ（１）に、
   初期化する該メモリ（２）の先頭アドレス及び最終アド
   レスを書き込む書込み手段（５）及び、該アンド回路（
   ４）の出力にて該メモリ（２）へのデータバスを強制的
   に０とする強制回路（６）を設け、 該直接メモリアクセスコントローラ（１）は、クリア要
   求信号が入力し、初期化する先頭アドレス及び最終アド
   レスが書き込まれたら、該アンド回路（４）に直接メモ
   リアクセス用意完了とのＨレベルの信号を送り該強制回
   路（６）にて該メモリ（２）へのデータバスを強制的に
   ０とし、又該メモリ（２）に書込み信号を送り、又アド
   レスバスにて初期化する先頭アドレスより最終アドレス
   迄のアドレスを順次該メモリ（２）に出力し、該メモリ
   （２）を初期化するようにしたことを特徴とする計算機
   。