JPH02228125A - 論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は論理回路に関し、特にハイ出力時の出力電流
を制限する回路に関するものである。

〔従来の技術〕

第２図は従来の論理回路を示す回路図である。

１は高電位用電源端子であり、例えば電源電圧■ｏｃが
与えられている。２は低電位用電源端子であり、例えば
接地電位が与えられている。３は出力端子である。Ｑｌ
はロウ出力ドライブ用のショットキークランプドＮＰＮ
トランジスタであり、エミッタが低電位用電源端子２に
、コレクタがショットキーバリアダイオード（以下ＳＢ
Ｄと略す）４を介し出力端子３に各々接続されている。

Ｑ２はハイ出力ドライブ用のショットキークランプドＮ
ＰＮトランジスタであり、エミッタが電流量制限回路Ｘ
を介し出力端子３に、コレクタが５ＢＤ５を介し高電位
用電源端子１に各々接続されている。Ｑ３はトランジス
タＱ２とダーリントン接続されているショットキークラ
ンプドＮＰＮトランジスタであり、そのベースは、電流
量制限回路Ｘに接続されている。

電５！ｍＩＩＩＩ！１回路Ｘは出力端子３にハイが出力
する場合の出力電流量を制限するためのものであり、抵
抗Ｒ１，Ｒ２，５ＢＤ６．７及びショットキークランプ
ドＮＰＮトランジスタＱ４より成る。抵抗Ｒ１は、トラ
ンジスタＱ２のエミッタと出力端子３の間に接続されて
いる。トランジスタＱ４は、コレクタが５ＢＤ６を介し
トランジスタＱ３のベースに、エミッタが出力端子３に
、ベースが５ＢＤ７を介しトランジスタＱ２のエミッタ
に各々接続されている。抵抗Ｒ２は、トランジスタＱ４
のベースと５ＢＤ７の共通接続点と、トランジスタＱ３
のエミッタとの間に接続されている。

Ｑ５は、ベースが入力回路Ｙに、エミッタがトランジス
タＱ１のベースに、コレクタが５ＢＤ８を介しトランジ
スタＱ３のベースに各々接続されたショットキークラン
プドＮＰＮトランジスタである。トランジスタＱ５は、
入力回路Ｙがらの信号に応じ、０Ｎ１０ＦＦすることに
よりトランジスタＱ１およびダーリントントランジスタ
Ｑ２゜Ｑ３を交互に０Ｎ１０ＦＦさせる役目をする。

９はトランジスタＱ５のベースと出力制御回路Ｚの間に
接続されたＳＢＤ、１０はトランジスタＱ５のコレクタ
と出力制御回路Ｚの間に接続されたＳＢＤである。８８
０９．１０は出力制御回路Ｚからの信号に応じ０Ｎ１０
ＦＦＬ、、出力端子３の状態を定常状態／不定状態にす
る。

Ｑ６はトランジスタＱ３．Ｑ５に一定電流を供給するた
めのＰＮＰトランジスタであり、エミッタが高電位用電
源端子１に、コレクタが抵抗Ｒ３を介しトランジスタＱ
３のベースに、ベースが可変定電流源ｌを介し低電位用
電源端子２に各々接続されている。

次に動作について説明する。出力制御回路Ｚからの信号
により５ＢＤ９．１０が非導通状態となり、かつ可変定
電流源Ｉの電流値が０でない状態（以下、出力イネーブ
ル状態という。）についてまず説明する。入力回路Ｙか
らトランジスタＱ５のベースにハイが入力されると、ト
ランジスタＱ５、Ｑｌが導通状態となりトランジスタＱ
３のベースから電流が引き抜かれ、トランジスタＱ３゜
Ｑ２は非導通状態となる。このとき出力端子３にはロウ
が出力される。一方、入力回路ＹからトランジスタＱ５
のベースにロウが入力されると、トランジスタＱ５．Ｑ
１が非導通状態となり、トランジスタＱ３．Ｑ２が導通
状態となり、出力端子３にはハイが出力される。

次に、出力制御回路Ｚからの信号により５ＢＤ９．１０
が導通状態となり、かつ可変定電流源Ｉの電流値がＯの
状ｇ（以下、出力ディスエーブル状態という。）の場合
について説明する。出力ディスエーブル状態においては
トランジスタＱ１゜Ｑ２．Ｑ３．Ｑ５およびＱ６が非導
通状態となるので、出力端子３の出力状態は不定状態と
なる。

次に、出力イネーブル状態において、出力端子３にハイ
が出力された時のＮ流量制限回路Ｘの動作について説明
する。ハイ出力電流ｉ。Ｈの量はトランジスタＱ３のベ
ース電流のｍに比例する。このことに鑑み、トランジス
タＱ３のベース電流の鎗を調整することによりハイ出力
電流ｌ。Ｈの量を調整するようにしたのが電流量制限回
路Ｘである。

つまり、５ＢＤ７の導通時の順方向電位差をＶＦ７、ト
ランジスタＱ４の導通時のベース・エミッタ間の電位差
をｖＢＥ４、抵抗Ｒ１の抵抗値をＲ１とすると、トラン
ジスタＱ４が導通するハイ出力電流１０Ｈの範囲は、 １　　　　≧　　（Ｖ　　　　−Ｖ　　　）／Ｒ１・　
（１）ＯＨＢＦ２　　　　　Ｆ？ となる。トランジスタＱ４が導通するとトランジスタＱ
３のベースから電流が引き扱かれ、トランジスタＱ３の
ベース電流が小さくなる。これに伴いトランジスタＱ２
のＴｉ流導通度も小さくなり、ハイ出力電流Ｉ。１１も
小さくなる。つまり、ハイ出力電流■。１１が増加して
（１）式の範囲になると電流量制限回路Ｘが作動し、ハ
イ出力電流！。＃Ｉの増加を制限する。ハイ出力電圧と
ハイ出力電流Ｉ。１の関係を第３図に示す。

第４図は、上記に示した論理回路を集積回路化した場合
の５ＢＤ７近傍の縦断面図である。ｐ形半導体基板２０
の一部表面にｎ＋形半導体より成る埋め込み層２１が形
成されている。ｐ形半導体基板２０及び埋め込み層２１
上には左側からｎ形半導体領域２２．０　形半導体領域
２３．ｎ形半導体領域２４．ｎ　形半導体領域２５．０
形半導体領域２６．ｐ＋形半導体領域２７．ｎ形半導体
領域２８が順に形成されている。これら各領域の表面上
の一部にコンタクトホールを有し、ＳｉＯ２よりなる絶
縁１１！２９が形成される。ｎおよびｎ＋形半導体領域
２４．２５はＰｔ３０と接合し、Ｐｔ３０の表面及び絶
縁１１２９の一部表面はＴＷより成るバリア金属３１に
覆われている。バリア金属３１上にはＡＩより成るアノ
ード端子３２あるいは、カソード端子３３が形成されて
いる。

〔発明が解決しようとする課題〕

従来の論理回路は以上のように構成されており、この論
理回路を集積回路化した場合、５ＢＤ７近傍は第４図に
示すような構造となる。従って、出力ディスエーブル状
態のとき、カソード端子３２が接続されている出力端子
３に負電圧が印加され、ｐ形半導体基板２０に接地電位
が印加されると、ｐ形半導体基板２０とｎ＋形半導体領
域２５．ｎ形半導体領［２６により形成されるダイオー
ドが導通し、第５図に示すように出力端子３の出力状態
が不定状態とならないという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、出力ディスエーブル状態において出力端子へ
の印加電圧により出力状態が変化しない論理回路を得る
ことを目的とする。

（課題を解決するための手段〕 この発明に係る論理回路は、高電位点と出力端子の間に
接続された第１のドライブ用トランジスタと、低電位点
と出力端子の間に接続された第２のドライブ用トランジ
スタを備え、第１あるいは第２のドライブ用トランジス
タが選択的に導通することにより出力端子にハイあるい
はロウを出力する論理回路に適用される。この発明に係
る論理回路は、第１のドライブ用トランジスタと高電位
点との間に接続された抵抗と、制御電極が第１のドライ
ブ用トランジスタと抵抗の共通接続点に、一方端が高電
位点に各々接続された第１のトランジスタと、制御電極
が第１のトランジスタの他方端に、一方端が高電位点に
、他方端が第１のドライブ用トランジスタの制御電極に
各々接続された第２のトランジスタとを備えている。

（作用〕 この発明における抵抗は、ハイ出力電流をその大きさに
応じた電圧に変換する。第１のトランジスタは、前記抵
抗の変換電圧に応じた電流を第２のトランジスタの制御
電極に与える。第２のトランジスタは、制御電極に与え
られる電流に応じた電流を第１のドライブ用トランジス
タの制御電極に与え、これに応答して第１のドライブ用
トランジスタの電流導通度が変化する。

〔実施例〕

第１図はこの発明に係る論理回路の一実施例を示す回路
図である。図において、第２図に示した従来回路との相
違点は、抵抗Ｒ１，Ｒ２、ＳＢ［）６．７およびトラン
ジスタＱ４をなくし、新たにＰＮＰトランジスタＱ７と
抵抗Ｒ４を設けたことである。トランジスタＱ７は、ベ
ースがトランジスタＱ２のコレクタに、エミッタが高電
位用電源端子１に、コレクタがトランジスタＱ６のベー
スに各々接続されている。抵抗Ｒ４の一端は、トランジ
スタＱ２のコレクタとトランジスタＱ７のベースの共通
接続点に接続され、他端は５ＢＤ５のカソードとトラン
ジスタＱ３のコレクタの共通接続点に接続されている。

トランジスタＱ６．Ｑ７、抵抗Ｒ４および５ＢＤ５によ
り電流量制限回路Ｘを構成している。その他の構成は従
来と同様である。

次に動作について説明する。出力イネーブル状態および
出力ディスエーブル状態の動作は従来と同様である。す
なわち、出力イネーブル状態においては、トランジスタ
Ｑ５のベースにハイが入力されると出力端子３にはＯつ
が出力され、ロウが入力されると出力端子３にはハイが
出力される。

また、出力ディスエーブル状態ではトランジスタＱ１．
Ｑ２．Ｑ３．Ｑ５．Ｑ６が非導通状態となり、出力端子
３の出力状態は不定状態となる。

次に出力イネーブル状態において、出力端子３にハイが
出力された時の電流量制限回路Ｘの動作について説明す
る。ハイ出力電流■ｏＨの看はトランジスタＱ３のベー
ス電流の量に比例する。このことに鑑みトランジスタＱ
３のベース電流の量を調整することによりハイ出力電流
■。］１の量を調整するようにしたのが電流量制限回路
Ｘである。この実施例では、トランジスタＱ６のベース
電流量を調整することによりトランジスタＱ３のベース
１４流量を調整している。つまり、８８０５の導通時の
順方向電位差をＶ　１トランジスタＱ７の導適時のベー
ス・エミッタ間の電位差をＶ　　、抵Ｅ７ 抗Ｒ４の抵抗値をＲ４とすると、トランジスタＱ７が導
通するハイ出力電流Ｉ。Ｈの範囲は、■　　≧　（Ｖ８
．−Ｖ、５）　／Ｒ７・・・（２）Ｎ となる。ハイ出力電流Ｉ。０が増加して（２）式が満足
されるとトランジスタＱ７が導通して、トランジスタＱ
６のベースに電流を供給する。その結果トランジスタＱ
６の電流導通度が小さくなる。すると、トランジスタＱ
３のベース１！流が小さくなり、トランジスタＱ２の電
流導通度が小さくなり、ハイ出力電流’ＯＨが小さくな
る。つまり、ハイ出力Ｎ流Ｉ。□が（２）式の範囲にな
ると電流量制限回路Ｘが作動し、ハイ出力電流Ｉ。１の
増加を制限する。ハイ出力電圧とハイ出力電流Ｉ。Ｈの
関係は第３図に示すのと同様となる。

この実施例では、従来のように５ＢＤ７を用いていない
。従って、上記の論理回路を集積回路化し、出力ディス
エーブル状態において出力端子３に負電圧を、基板に接
地電位を各々印加しても出力状態が変化することはない
。

〔発明の効果〕

以上のように、この発明によれば、第１のドライブ用ト
ランジスタと高電位点との間に接続された抵抗と、制御
電極が第１のドライブ用トランジスタの一方端と抵抗の
共通接続点に、一方端が高電位点に各々接続された第１
のトランジスタと、制［！極が第１のトランジスタの他
方端に、一方端が高電位点に、他方端が第１のドライブ
用トランジスタの制御電極に各々接続された第２のトラ
ンジスタにより電流量制限回路を構成したので、出力デ
ィスエーブル状態で出力端子への印加電圧により出力状
態が変化することがなくなるという効果がある。

【図面の簡単な説明】

第１図はこの発明に係る論理回路の一実施例を示す回路
図、第２図は従来の論理回路を示す回路図、第３図は第
２図に示した回路の動作を説明するための図、第４図は
第２図に示した回路を集積回路化したときの５ＢＤ７近
傍の縦断面図、第５図は第２図に示した回路の出力ディ
スエーブル状態でのブレークダウン特性を示すグラフで
ある。 図において、Ｑｌ、Ｑ２およびＱ３はドライブ用トラン
ジスタ、Ｒ４は抵抗、Ｑ６およびＱ７はＰＮＰトランジ
スタである。 なお、各図中同一符号は同一または相当部分を示す。 第１図

Claims (1)

【特許請求の範囲】
1. （１）高電位点と出力端子の間に接続された第１のドラ
   イブ用トランジスタと、低電位点と前記出力端子の間に
   接続された第２のドライブ用トランジスタを備え、前記
   第１あるいは第２のドライブ用トランジスタが選択的に
   導通することにより前記出力端子にハイあるいはロウを
   出力する論理回路において、 前記第１のドライブ用トランジスタと前記高電位点との
   間に接続された抵抗と、 制御電極が前記第１のドライブ用トランジスタと前記抵
   抗の共通接続点に、一方端が前記高電位点に各々接続さ
   れた第１のトランジスタと、制御電極が前記第１のトラ
   ンジスタの他方端に、一方端が前記高電位点に、他方端
   が前記第１のドライブ用トランジスタの制御電極に各々
   接続された第２のトランジスタとを備えたことを特徴と
   する論理回路。