JPH02229457A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02229457A
JPH02229457A JP1050284A JP5028489A JPH02229457A JP H02229457 A JPH02229457 A JP H02229457A JP 1050284 A JP1050284 A JP 1050284A JP 5028489 A JP5028489 A JP 5028489A JP H02229457 A JPH02229457 A JP H02229457A
Authority
JP
Japan
Prior art keywords
lead
lead frame
package
tab
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1050284A
Other languages
English (en)
Other versions
JP2667901B2 (ja
Inventor
Hiromichi Suzuki
博通 鈴木
Hajime Murakami
元 村上
Hajime Hasebe
一 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP1050284A priority Critical patent/JP2667901B2/ja
Publication of JPH02229457A publication Critical patent/JPH02229457A/ja
Application granted granted Critical
Publication of JP2667901B2 publication Critical patent/JP2667901B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、リードフレーム、その製造方法およびそれを
用いた半導体装置に関し、特に、半導体ペレフトを封止
するパッケージの多ビン化に適用して有効な技術に関す
るものである。
〔従来の技術〕
コンピ二ータを始めとする各種電子機器の多機能化に伴
い、マイクロコンビュータやゲートアレイなどの集積回
路を形成した半導体ベレットを封止するパフケージの多
ピン化が急速に進行している。多ビン化に適したパッケ
ージとしては、表面実装形パッケージの一種であるQ 
F P (quad flatpackage)  が
特に注目されており、200ピン以上のリードを備えた
ものが実用化されつつある。
また、今後のQFPには、300〜400ピン以上の超
多ビンが要求されるものと予想されている。
上記QFPを始めとする樹脂封止形パッケージは、一般
にリードフレームのタブ(グイパッド部)に半導体ペレ
ットを銀ペーストなどで接合し、ベレットのボンディン
グバツドとリードフレームのインナーリード部とを金な
どのワイヤで電気的に接続した後、パッケージをトラン
スファ・モールドし、続いてパッケージの外部に延在す
るアウターリード部を所定の形状にフオーミングして製
造される。従って、樹脂封止形パッケージの多ビン化を
促進するためには、リードフレームの微細加工技術の進
展が不可欠である。
リードフレームの加工技術としては、従来よりプレス法
とエッチング法とが知られており、エッチング法はプレ
ス法に比べて加工工程が多い反面、微細なパターンの加
工が容易であるため、例えば100〜140ピン以下の
リードフレームにはプレス法が、また、それ以上の多ピ
ンパッケージ用リードフレームにはエッチング法が適用
されている。なお、前記QFPの多ピン化技術について
は、例えば昭和63年12月12日、日経BP社発行、
「日経エレクトロニクスJP141−P1541こ詳細
な説明がある。
〔発明が解決しようとする課題〕
本発明者は、従来のリードフレームの加工技術には下記
のような問題があり、これがパッケージの多ビン化を促
進する際の妨げとなっていることを見出した。
すなわち、前記したエッチング法では、銅などの導電材
料からなる薄板(フープ材)の両面に所定のレジストパ
ターンを形成し、その後、この薄板をエッチング液に浸
漬し、レジストパターンが被着されていない箇所の導電
材料を溶解除去する、いわゆるウエットエッチング方式
により、所望のリードパターンを形成している。ところ
が、ウエットエッチング方式では、一般にエッチングが
等方的に進行するため、パターンの側面が部分的にオー
バーエッチングされ易く、その結果、得られたリードの
断面形状がばらついてしまうという欠点がある。そして
、断面形状のばらついたリードをフォーミングすると、
リードが隣接するリードの方向にも曲がってしまうため
、隣り合ったリード同士が短絡する不良が発生する。ま
た、リードが隣接するリード方向に曲がると、リードの
高さも不揃いとなるため、パッケージを基板に実装する
際、基板の電極パッドとリードとの接続不良が発生する
さらに、リードフレームの枠邪には、通常モールド時に
リードフレームを金型に位置決めするときのガイドとな
るガイド孔が形成されるが、エッチング法で形成したガ
イド孔は、前記した理由からその内径の寸法がばらつき
易い。そのため、リードフレームを金型に位置決めする
際、位置ずれが生じ、これがパッケージの成形歩留りを
低下させる原因となる。
このように、エッチング法は、プレス法に比べて微細な
パターンの加工が容易であるという利点を有する反面、
パターンの断面形状がばらつき易いという欠点を有して
いる。
これに対して、プレス法は、パターンの断面形状が安定
しているため、前記したフォーミング時のリード曲がり
や、金型に位置決めする際の位置ずれなどの問題は生じ
難い。しかしながら、プレス法は、微細なパターンの加
工精度がエッチング法に比べて劣るため、特にパターン
の幅やピッチが最も狭小な箇所であるインナーリード部
の寸法精度が著しく低下してしまうという問題があり、
多ピンパッケージ用のリードフレームを歩留り良く製造
することは困難である。
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、パッケージの多ビン化を促進すること
ができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
すなわち、請求項1記載の発明は、エッチングによりパ
ターン形成されたインナーリード部と、プレスによりパ
ターン形成されたアウターリード部とを備えたリードフ
レームである。
請求項2記載の発明は、請求項l記載のリードフレーム
において、タブの裏面にインナーリード部を支持する絶
縁フィルムを接合したものである。
請求項3記載の発明は、請求項1または2記載のリード
フレームを製造する際、まずフープ材の所定箇所にプレ
スによりガイド孔を形成した後、パッケージの内部に封
止される領域をエッチングによりパターン形成するとと
もに、パフケージの外部に露出する領域をプレスにより
パターン形成するリードフレームの製造方法である。
請求項4記載の発明は、請求項3記載のリードフレーム
の製造方法において、パッケージの内部に封止される領
域の板厚を他の領域の板厚よりも薄くするものである。
請求項5記載の発明は、請求項1または2記載のリード
フレームのタブに接合された半導体ペレットをパッケー
ジに封止した半導体装置である。
〔作用〕
請求項l記載の発明によれば、インナーリード部のリー
ド幅やリードピッチが狭小化され、かつ、アウターリー
ド部の断面形状が安定な多ビンパッケージ用リードフレ
ームが得られる。
請求項2記載の発明によれば、インナーリード部の先端
やタブ吊りリードを絶縁フイルムで支持することにより
、それらの変形を防止することができる。
請求項3記載の発明によれば、フープ材をエッチングお
よびプレスでパターニングしてリードフレームを製造す
る際、プレスで形成した寸法精度の高いガイド孔を利用
して、レジストのマスク合わせや、プレス金型への位置
決めを精度良く行うことができる。また、リードフレー
ムをモールド金型に位置決めする際の精度も向上する。
請求項4記載の発明によれば、パッケージの内部に封止
される領域の板厚をパッケージの外部に露出する領域の
板厚よりも薄《したことにより、微細加工が容易となる
ため、インナーリード部のリード幅およびリードピッチ
の狭小化が促進される。
〔実施例〕
第1図は、本発明の一実施例であるリードフレームの平
面図、第2図(a)〜(e)は、このリードフレームの
製造方法を示すフープ材の平面図、第3図は、このリー
ドフレームを用いて製造した半導体装置の断面図である
第1図に示すように、銅などの導電材料からなる本実施
例のリードフレーム1の中央部には、矩形のタブ(ダイ
パッド部)2が形成され、このタブ2上には、例えばマ
イクロコンピュータやゲートアレイなどの集積回路を形
成した半導体ペレット3が搭載されるようになっている
タブ2の裏面には、タブ2よりも一廻り大きい矩形の絶
縁フィルム4が接着剤などにより接合されている。タブ
2の周囲には、多数本のリード5がタブ2を囲むように
配設され、リード5の中途部には、四角枠状のダム6が
形成されている。ダム6とタブ2の四隅との間には、タ
ブ2を支持するタブ吊りリード7が架設されている。
リード5は、図に示すモールドラインMの内側をインナ
ーリード部5aと称し、その外側をアウターリード部5
bと称している。このモールドラインMは、パッケージ
の内部に封止される領域と外部に露出する領域との境界
を示している。
インナーリード部5aの先端とタブ吊りリード7とは、
接着剤により絶縁フィルム4に接合され、これにより、
インナーリードIffl5aおよびタブ吊りリード7の
変形が防止されるようになっている。
一方、アウターリード部5bの先端は、リードフレーム
1の枠部3a,3bに一体接続されている。
本実施例のリードフレーム1は、モールドラインMの外
側が、例えば150μmの板厚を有し、アウターリード
部5b,ダム6、タブ吊りリード7の一部、枠部3a,
3bなどの各部は、すべてプレスにより同時にパターン
形成されている。
方、モールドラインMの内側は、その板厚が、例えば7
0〜80μmと外側よりも薄く、インナーリード部5a
sタブ2、タブ吊りリード7の一部は、すべてエッチン
グで同時にパターン形成されている。
リードフレーム1は、上記した各部によって構成される
単位フレームを一方向に複数形成した、例えば7連のも
のを一体形成してなり、枠部8aの所定箇所には、モー
ルド時にリードフレーム1を金型に位置決めするときの
ガイドとなるガイド孔9がプレスによって穿設されてい
る。
次に、上記したリードフレームlの製造方法の一例を説
明する。
まず、第2図(a)に示すように、板厚150μm程度
の銅の薄板からなるフープ材10を用意し、プレスによ
りこのフープ材10の周縁部に所定の間隔を置いてガイ
ド孔9を打ち抜く。
次に、第2図(b)に示すように、モールドラインMの
内側の領域を全面エッチングしてその板厚を70〜80
μmとする。このとき、上記ガイド孔9を利用してレジ
ストのマスク合わせを行う。プレスで形成したガイド孔
9は、エッチングで形成したガイド孔よりも寸法精度が
高いので、このガイド孔9を利用することにより、マス
ク合わせを精度良く行うことができる。
続いて、第2図(C)に示すように、モールドラインM
の内側の領域を再びエッチングしてインナーリード部5
a,タブ2、タブ吊りリード7を同時にパターン形成す
る。このときも、前記ガイド孔9を利用してレジストの
マスク合わせを行う。
フープ材10をエッチングして所望のパターンを形成す
る場合、パターンの加工精度はフープ材10の板厚に制
約され、一般に板厚が薄い程、微細なパターンを精度良
く形成することができる。
本実施例では、モールドラインMの内側の領域をあらか
じめ全面エッチングしてその板厚を70〜80μmと薄
くしておいたので、例えばリード輻約0.1M、リード
ピッチ約0. 1 5 msの微細なインナーリード部
5aを精度良く形成することができる。
次に、第2図(6)に示すように、モールドラインMの
外側の領域をプレスで打ち抜いてアウターリード部5b
,ダム6、タブ吊りリード7の一部、枠部8a、8bな
どの各部を同時にパターン形成する。フープ材10をプ
レスの金型に位置決めするとき、前記ガイド孔9を利用
することにより、高い位置決め精度が得られる。
アウターリード部5bのリード幅やリードピッチは、イ
ンナーリードIIS5bのリード幅やリードピッチより
広いため、プレス法でも充分な加工精度が得られる。ま
た、プレスでパターン形成したアウターリード部5bは
、その断面形状が安定しているため、モールド後にリー
ド5をフォーミングする際、アウターリード部5bのリ
ード曲がりが生ずる虞れもない。
続いて、インナーリード部5aに銀(Ag)などのメッ
キを施した後、第2図(e)に示すように、エポキシ樹
脂などの絶縁材料からなる絶縁フィルム4をタブ2の裏
面に接着し、インナーリード部5aの先端とタブ吊りリ
ード7とをこの絶縁フィルム4で固定することにより、
前記第1図に示すリードフレーム1が完成する。なふ、
この絶縁フィルム4は、インナーリード部5a,タブ2
、タブ吊りリード7をエッチングによりパターン形成し
た段階でタブ2の裏面に接着してもよい。
その後、銀ペーストなどの接゜曹剤を用いてタブ2上に
ペレット3を接合し、次いで、ペレット3のボンディン
グパッドとリードフレーム1のインナーリード部5aと
を金などのワイヤで電気的に接続した後、トランスファ
モールドでパッケージを成形する。リードフレームlを
モールド金型に位置決めするとき、前記ガイド孔9を利
用することにより、高い位置決め精度が得られる。続い
てアウターリニド部5bを枠ffls8a,8bより切
断し、最後にアウターリード部5bを所定の形状にフォ
ーミングすることにより、樹脂封止形半導体装萱が完成
する。
本実施例のリードフレーム1を用いて製造した半導体装
置の一例を第3図に示す。
この半導体装置は、例えばQFPであり、図において、
パッケージ11は、例えばシリコーン変性エポキシ樹脂
にシリカなどのフイラーを充填してその熱膨張係数をシ
リコンの熱膨張係数に近づけた樹脂で構成れている。
パッケージ11の内部には、ペレット3が封止されてい
る。このペレット3は、銀ペーストなどの接着剤12を
介してタブ2の中央部上面に接合されている。ペレット
3は、その上面が集積回路形成面をなし、この集積回路
形成面には、例えばケートアレイやマイクロコンピュー
タなどの集積回路が形成されている。
タブ2の裏面には、エポシキ樹脂などの接着剤l3を介
して絶縁フィルム4が接合され、パッケージl1に埋設
されたインナーリード部5aの先端がこの絶縁フィルム
4に固定されている。
ペレット3の外周に沿って配設されたボンデイングパッ
ド14と、インナーリード部5aとの間には、金やアル
ミニウムからなるワイヤ15がボンディングされている
パッケージ11の側面から外方に延在するアウターリー
ド部5bは、例えばガルウィング状に折り曲げられてい
る。
以上のような本実施例によれば、次のような効果を得る
ことができる。
(1).モールドラインMの内側の領域を微細加工の容
易なエッチングでパターン形成したので、寸法精度の高
いインナーリード部5aが得られる。これにより、イン
ナーリード部5aのリード幅およびリードピッチを狭小
化することができる。
(2).モールドラインMの外側の領域をプレスでパタ
ーン形成したので、断面形状の安定なアウターリード部
5bの得られる。これにより、アウターリード部5bを
フォーミングする際のリード曲がりを防止することがで
きるので、隣り合ったIJ +ド5、5同士の短絡を回
避することができる。
また、リード5の高さのばらつきを防止することができ
るので、リード5を基板に半田付けずる際、基板の電極
パッドとりード5との接続不良を回避することができる
(3).上記(l)、(2)により、リードフレーム1
の多ピン化を促進することができる。
(4).インナーリード部5aの先端とタブ吊りり一ド
7とを絶縁フィルム4で固定したので、インナーリード
部5aやタブ吊りリード7の変形を防止することができ
る。これにより、例えばモールド時のレジン流動などに
よるインナーリード部5a同士の短絡やタブ2の変形な
どに起因するパッケージの成形歩留りの低下を回避する
ことができる。
(5).プレスで形成した寸法精度の高いガイド孔9を
利用して、レジストのマスク合わせや、プレス金型およ
びモールド金型への位置決めを行うようにしたので、エ
ッチングで形成したガイド孔を利用する場合に比べてマ
スク合わせや、金型への位置決めを精度良く行うことが
でき、これにより、リードフレームの製造歩留りおよび
パッケージの成形歩留りが向上する。
(6).モールドラインMの内側の板厚を外側の板厚よ
りも薄くしたので、インナーリードIffl5aのリー
ド幅およびリードピッチの狭小化を促進することができ
る。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
前記実施例では、モールドラインMの内側をエッチング
でパターニングした後、モールドラインMの外側をプレ
スでバターニングしたが、これとは逆に、モールドライ
ンMの外側をプレスでバターニングした後、モールドラ
インMの内側をエッチングでパターニングしてもよい。
前記実施例では、一枚のフープ材でリードフレームを製
造したが、例えば、板厚の厚いフープ材を用いてモール
ドラインMの外側のみをプレスでパターン形成し、板厚
の薄いフープ材を用いてモールドラインMの内側のみを
エッチングでパターン形成し、その後、両者を接続して
リードフレームを製造してもよい。
前記実施例では、モールドラインMの内側をあらかじめ
全面エッチングしてその板厚をモールドラインMの外側
よりも薄くしたが、モールドラインMの内側のみをプレ
スで薄く加工してもよい。
前記実施例では、モールドラインMの内側をエッチング
でパターニングしてインナーリード部、タブおよびタブ
吊りリードを同時にパターン形成したが、パターンの幅
やピッチが最も狭小な箇所であるインナーリード部のみ
をエッチングでパターン形成し、その他の各部(タブ、
タブ吊りリード、アウターリード部、ダムふよび枠部な
ど》をプレスでパターン形成してもよい。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
(1).パターンの幅やピッチが最も狭小な箇所である
インナーリード部をエッチング法で形成し、アウターリ
ード部をプレス法で形成することにより、インナーリー
ド部の寸法精度が向上し、かつ、アウターリード部の断
面形状が安定になるので、パッケージの多ピン化を促進
することができる。
(2).タブの裏面に接合した絶縁フィルムでインナー
リード部の先端やタブ吊りリードを支持することにより
、それらの変形を防止することができるので、例えばモ
ールド時のレジン流動によるインナーリード部同士の短
絡やタブの変形などに起因するパッケージの成形歩留り
低下を回避することができる。
(3).リードフレームのインナーリード部をエッチン
グ法で形成し、アウターリード部をプレス法で形成する
際、あらかじめフープ材の所定箇所にプレスによりガイ
ド孔を形成することにより、寸法精度の高いガイド孔を
利用して、レジストのマスク合わせや、プレス金型への
位置決めを精度良く行うことができるので、リードフレ
ームの製造歩留りが向上する。また、リードフレームを
モールド金型に位置決めする際の精度も高くなるので、
パッケージの成形歩留りが向上する。
(4).パッケージの内部に封止される領域の板厚パッ
ケージの外部に露出する領域の板厚よりも薄くすること
により、インナーリード部の微細加工が容易になるので
、インナーリード部のリード幅およびリードピッチの狭
小化が促進される。
【図面の簡単な説明】
第1図は、本発明の二実施例であるリードフレ一ムの平
面図、 1 2 図(a)〜(e)は、このリードフレームの製
造方法を示すフープ材の平面図、 第3図は、このリードフレームを用いて製造した半導体
装置の断面図である。 l・・・リードフレーム、2・・・タブ、3・・・半導
体ベレット、4・・・絶縁フィルム、5・ ・ ・リー
ド、5a・ ・ ・インナーリード部、5b・・・アウ
ターリード部、6・・・ダム、7・・・タブ吊りリード
、3a,3b・・・枠部、9・・・ガイド孔、10・・
・フープ材、11・・・パッケージ、12.13・・・
接着剤、14・・・ボンディングパッド、l5・・・ワ
イヤ、M・・・モールドライン。 代理人 弁理士 筒 井 大 和

Claims (1)

  1. 【特許請求の範囲】 1、半導体ペレットを封止するパッケージの製造に用い
    るリードフレームであって、インナーリード部がエッチ
    ングによりパターン形成され、アウターリード部がプレ
    スによりパターン形成されてなるリードフレーム。 2、前記インナーリード部を支持する絶縁フィルムがタ
    ブの裏面に接合されていることを特徴とする請求項1記
    載のリードフレーム。 3、請求項1または2記載のリードフレームの製造方法
    であって、フープ材の所定箇所にプレスによりガイド孔
    を形成した後、パッケージの内部に封止される領域をエ
    ッチングによりパターン形成するとともに、パッケージ
    の外部に露出する領域をプレスによりパターン形成する
    ことを特徴とするリードフレームの製造方法。 4、前記パッケージの内部に封止される領域の板厚を、
    パッケージの外部に露出する領域の板厚よりも薄くする
    ことを特徴とする請求項3記載のリードフレームの製造
    方法。 5、請求項1または2記載のリードフレームを用いた半
    導体装置であって、前記リードフレームのタブに接合さ
    れた半導体ペレットをパッケージで封止してなる半導体
    装置。
JP1050284A 1989-03-02 1989-03-02 半導体装置の製造方法 Expired - Fee Related JP2667901B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1050284A JP2667901B2 (ja) 1989-03-02 1989-03-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1050284A JP2667901B2 (ja) 1989-03-02 1989-03-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH02229457A true JPH02229457A (ja) 1990-09-12
JP2667901B2 JP2667901B2 (ja) 1997-10-27

Family

ID=12854623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1050284A Expired - Fee Related JP2667901B2 (ja) 1989-03-02 1989-03-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2667901B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251603A (ja) * 1992-03-05 1993-09-28 Hitachi Cable Ltd 複合リードフレーム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61170053A (ja) * 1985-01-23 1986-07-31 Nec Corp 半導体装置用リ−ドフレ−ム
JPS62114254A (ja) * 1985-11-13 1987-05-26 Mitsui Haitetsuku:Kk リ−ドフレ−ムの製造方法
JPS6387843U (ja) * 1986-11-27 1988-06-08
JPS63148667A (ja) * 1986-12-12 1988-06-21 Shinko Electric Ind Co Ltd リ−ドフレ−ムの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61170053A (ja) * 1985-01-23 1986-07-31 Nec Corp 半導体装置用リ−ドフレ−ム
JPS62114254A (ja) * 1985-11-13 1987-05-26 Mitsui Haitetsuku:Kk リ−ドフレ−ムの製造方法
JPS6387843U (ja) * 1986-11-27 1988-06-08
JPS63148667A (ja) * 1986-12-12 1988-06-21 Shinko Electric Ind Co Ltd リ−ドフレ−ムの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251603A (ja) * 1992-03-05 1993-09-28 Hitachi Cable Ltd 複合リードフレーム

Also Published As

Publication number Publication date
JP2667901B2 (ja) 1997-10-27

Similar Documents

Publication Publication Date Title
US10490486B2 (en) Semiconductor device
JP4917112B2 (ja) 半導体装置
CN100517682C (zh) 半导体器件及其制造方法
KR900002908B1 (ko) 수지 봉지형 반도체 장치
CN100466241C (zh) 半导体器件
JP3837215B2 (ja) 個別半導体装置およびその製造方法
JP2852178B2 (ja) フィルムキャリアテープ
JPH02229457A (ja) 半導体装置の製造方法
JP4764608B2 (ja) 半導体装置
JPH0547985A (ja) 半導体装置の製造方法
JP2515882B2 (ja) リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法
JPH08264705A (ja) 半導体装置及びそれを用いた実装構造及び実装方法
JPH02303056A (ja) 半導体集積回路の製造方法
JPH0567724A (ja) 半導体集積回路装置の製造方法
JPH03232264A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JP2002009116A (ja) 半導体装置及び半導体装置の製造方法
JPS61168947A (ja) 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム
JPH0684998A (ja) 半導体装置
JPH03119736A (ja) リードフレーム,その製造方法およびこれを用いた半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees