JPH02229471A - ターン―オフファシリティをもつ半導体コンポネント - Google Patents
ターン―オフファシリティをもつ半導体コンポネントInfo
- Publication number
- JPH02229471A JPH02229471A JP1212871A JP21287189A JPH02229471A JP H02229471 A JPH02229471 A JP H02229471A JP 1212871 A JP1212871 A JP 1212871A JP 21287189 A JP21287189 A JP 21287189A JP H02229471 A JPH02229471 A JP H02229471A
- Authority
- JP
- Japan
- Prior art keywords
- anode
- metallization
- cathode
- contact
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/233—Cathode or anode electrodes for thyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
- H10W20/484—Interconnections having extended contours, e.g. pads having mesh shape or interconnections comprising connected parallel stripes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
- H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
Landscapes
- Thyristors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はパワーエレクトロニクスの分野に係る．本発明
は、特にターン−オフファシリテイをもつ半導体コンポ
ネントに係り、該コンポネントは（ａ） カソード側
面とアノード側面との間に配設された、ゲートによって
ゲートターン−オフサイリスタ（ＧＴＯ）を形成する一
連の様々にドーピングされた層を含む半導体ウェハ、 （ｂｌ 該半導体ウェハの該カソード側面上における
、ゲート領域によって囲まれた多数の島状カソードフィ
ンガをもつ微細に細分されたゲート−カソード構造、 （ｃｌ 該カソードフィンガ上のカソードメタライゼ
ーシッン； （ｄ＋ 該半導体ウェハのアノード側面上のアノード
メタライゼーション、および （ｅ） コンタクトをイ乍るための、８亥アノードメ
タライゼーションまたは局部的に限定された多数の領域
における該カソードメタライゼーシッン各々上に圧接さ
れたアノードコンタクトおよびカソードコンタクトを含
んでいる。
は、特にターン−オフファシリテイをもつ半導体コンポ
ネントに係り、該コンポネントは（ａ） カソード側
面とアノード側面との間に配設された、ゲートによって
ゲートターン−オフサイリスタ（ＧＴＯ）を形成する一
連の様々にドーピングされた層を含む半導体ウェハ、 （ｂｌ 該半導体ウェハの該カソード側面上における
、ゲート領域によって囲まれた多数の島状カソードフィ
ンガをもつ微細に細分されたゲート−カソード構造、 （ｃｌ 該カソードフィンガ上のカソードメタライゼ
ーシッン； （ｄ＋ 該半導体ウェハのアノード側面上のアノード
メタライゼーション、および （ｅ） コンタクトをイ乍るための、８亥アノードメ
タライゼーションまたは局部的に限定された多数の領域
における該カソードメタライゼーシッン各々上に圧接さ
れたアノードコンタクトおよびカソードコンタクトを含
んでいる。
このような半導体コンポネントは、例えば公開ＥＰ−Ａ
１ ０、２５４．９１０号に記載されている。
１ ０、２５４．９１０号に記載されている。
（従来の技術）
パワーエレクトロニクスにおいては、従来のサイリスタ
とは違い、ゲートを介して直接スイッチを切ることので
きる半導体コンポネントがますます重要性を増しつつあ
る。このようなＧＴＯ （ゲートターンーオフ）サイリ
スクは、大面積の半導体ウェハ上に多数のセグメントと
も呼ばれる小面積の平行に接続された独立したサイリス
クを含んでいる． これらの独立したサイリスクの各々は、カソード側面上
に連続するゲート６Ｎ域で囲まれたカソードフィンガを
含み、またそれ自身該ゲート領域の面から突出するか、
あるいは平坦な構造をもち、いくつかの領域で高くなっ
ているカソードメタライゼーションを備えている。従っ
て、これは該カソード側面上で段状の微細に細分された
構造となっており、一方該半導体ウェハは必ずしも細分
されておらず、かつ該アノード側面上では平坦な構造と
なっている。
とは違い、ゲートを介して直接スイッチを切ることので
きる半導体コンポネントがますます重要性を増しつつあ
る。このようなＧＴＯ （ゲートターンーオフ）サイリ
スクは、大面積の半導体ウェハ上に多数のセグメントと
も呼ばれる小面積の平行に接続された独立したサイリス
クを含んでいる． これらの独立したサイリスクの各々は、カソード側面上
に連続するゲート６Ｎ域で囲まれたカソードフィンガを
含み、またそれ自身該ゲート領域の面から突出するか、
あるいは平坦な構造をもち、いくつかの領域で高くなっ
ているカソードメタライゼーションを備えている。従っ
て、これは該カソード側面上で段状の微細に細分された
構造となっており、一方該半導体ウェハは必ずしも細分
されておらず、かつ該アノード側面上では平坦な構造と
なっている。
ＧＴＯのカソード側面上の微細な、かつ結果的に機械的
に敏感な構造は、コンタクトを作製する際あるいはこの
ようなコンポネントの設置の際に問題となる。これらの
問題は、特に圧接された半導体ウェハのアノード側およ
びカソ一ド側における様々な局所圧分布を生ずることに
帰せられる。
に敏感な構造は、コンタクトを作製する際あるいはこの
ようなコンポネントの設置の際に問題となる。これらの
問題は、特に圧接された半導体ウェハのアノード側およ
びカソ一ド側における様々な局所圧分布を生ずることに
帰せられる。
上記プレアンプルで述べた公開特許は、これら問題の解
決策として、いわゆる“直接”圧接を提案しており、そ
こではＧＴＯ活性部をもつ半導体ウェハはメタライゼー
ションを備え、かつ低い熱膨張係数をもつ大面積金属円
板（例えばＭｏまたはＷ）間に、設置状態で、十分に高
い圧力の下で加圧されている．この場合、圧力は全コン
ポネント面に対し、１０ＭＰａ程度の大きとなる。
決策として、いわゆる“直接”圧接を提案しており、そ
こではＧＴＯ活性部をもつ半導体ウェハはメタライゼー
ションを備え、かつ低い熱膨張係数をもつ大面積金属円
板（例えばＭｏまたはＷ）間に、設置状態で、十分に高
い圧力の下で加圧されている．この場合、圧力は全コン
ポネント面に対し、１０ＭＰａ程度の大きとなる。
既に述べたように、多数の小面積のセグメントがＧＴＯ
のカソード面上にあるので、またアノード側に連続な大
面積部分があるので、アノード面積ＡＡ対カソード面積
ＡＫの典型的比は以下の如くである。
のカソード面上にあるので、またアノード側に連続な大
面積部分があるので、アノード面積ＡＡ対カソード面積
ＡＫの典型的比は以下の如くである。
ＡＡ／ＡＫ−２・・・・・・・・・ｌＯ幾何学的理由（
例えば、環境ゲートコンタクト、いわゆるリングゲート
）から、この面積比は実用上重要な高一電流ＧＴＯの場
合に特に大きくなる。
例えば、環境ゲートコンタクト、いわゆるリングゲート
）から、この面積比は実用上重要な高一電流ＧＴＯの場
合に特に大きくなる。
半導体ウェハの厚さに応じて、アノード側の局所圧分布
は規定することが難かしく （これについては第２図の
曲線Ａ１参照）、一方カソード側の局所圧分布（第２図
曲線Ｋ）は明確に設定され、個々のセグメントに狭く限
定されている．この比のために、多《の場合において、
全表面または少なくとも局所的にカソードメタライゼー
ションの降伏点を越えるより高いカソード側面上の圧は
、アノード側面上の比較的低い平均圧力と関連している
。このために、カソード側面上の金属層の不当な変形が
生じ、このコンポネントを早期故障（限られた交流負荷
抵抗）に導く恐れがある。他方、この変形を回避するべ
く圧力を減じた場合、アノード側での完全なコンタクト
は最早保証されず、そこで望ましからぬ電圧降下を生ず
る可能性がある． （発明が解決しようとする課題） 従って、本発明の一つの目的は、直接圧力コンタクトを
もつターン−オフファシリテイを有する新規半導体コン
ポネントを提供することにあり、改良された圧力分布の
ために高い有用性と動作の信転性をもち、かつ外部から
印加できる圧力の許容範囲が増大する． （課題を解決するための手段） この目的はプレアンプルで述べた型のコンポネントであ
って、 （ｆ） 該アノードメタライゼーションが微細に細分
された構造を有していて、該アノードコンタクトも局部
に限定された多数の領域における該アノードメタライゼ
ーション上に圧接されており、かつ （沿該アノードコンタクトにより圧接されている領域が
該カソードコンタクトに圧接された領域に対向して配置
されている ことを特徴とする． 本発明の本質はアノード側面上のメタライゼーション層
の構造とカソード側面の構造とを一致させて、従来のコ
ンポネントに対比して、ほぼ対称な局所圧分布を得るこ
とにある。
は規定することが難かしく （これについては第２図の
曲線Ａ１参照）、一方カソード側の局所圧分布（第２図
曲線Ｋ）は明確に設定され、個々のセグメントに狭く限
定されている．この比のために、多《の場合において、
全表面または少なくとも局所的にカソードメタライゼー
ションの降伏点を越えるより高いカソード側面上の圧は
、アノード側面上の比較的低い平均圧力と関連している
。このために、カソード側面上の金属層の不当な変形が
生じ、このコンポネントを早期故障（限られた交流負荷
抵抗）に導く恐れがある。他方、この変形を回避するべ
く圧力を減じた場合、アノード側での完全なコンタクト
は最早保証されず、そこで望ましからぬ電圧降下を生ず
る可能性がある． （発明が解決しようとする課題） 従って、本発明の一つの目的は、直接圧力コンタクトを
もつターン−オフファシリテイを有する新規半導体コン
ポネントを提供することにあり、改良された圧力分布の
ために高い有用性と動作の信転性をもち、かつ外部から
印加できる圧力の許容範囲が増大する． （課題を解決するための手段） この目的はプレアンプルで述べた型のコンポネントであ
って、 （ｆ） 該アノードメタライゼーションが微細に細分
された構造を有していて、該アノードコンタクトも局部
に限定された多数の領域における該アノードメタライゼ
ーション上に圧接されており、かつ （沿該アノードコンタクトにより圧接されている領域が
該カソードコンタクトに圧接された領域に対向して配置
されている ことを特徴とする． 本発明の本質はアノード側面上のメタライゼーション層
の構造とカソード側面の構造とを一致させて、従来のコ
ンポネントに対比して、ほぼ対称な局所圧分布を得るこ
とにある。
一方、本発明の一般的場合では、半導体ウェハのカソー
ド側面は、本発明の第１の好ましい態様によれば平坦（
例えば、西独ＯＬＳ第３，６１６，２３３号参照）、あ
るいは段状構造のものであり得、該コンポネントは （ａｌ 該ゲート−カソード構造が上方カソードフィ
ンガと下方ゲートＳＲ域とをもつ段階状構造のものであ
り、かつ （ｂ） 該カソードコンタクトに圧接する領域が、各
場合において、該カソードフィンガ上に配置されている ようなコンポネントである。
ド側面は、本発明の第１の好ましい態様によれば平坦（
例えば、西独ＯＬＳ第３，６１６，２３３号参照）、あ
るいは段状構造のものであり得、該コンポネントは （ａｌ 該ゲート−カソード構造が上方カソードフィ
ンガと下方ゲートＳＲ域とをもつ段階状構造のものであ
り、かつ （ｂ） 該カソードコンタクトに圧接する領域が、各
場合において、該カソードフィンガ上に配置されている ようなコンポネントである。
本発明のもう一つの好ましい態様は、
（ａ） 該半導体ウェハが該アノード側に平坦な表面
をもち、かつ 中》 該アノードメタライゼーションの微細な細分され
た構造が該アノードメタライゼーションにおける厚さの
差によって実現されるコンポネントである。
をもち、かつ 中》 該アノードメタライゼーションの微細な細分され
た構造が該アノードメタライゼーションにおける厚さの
差によって実現されるコンポネントである。
この態様において、該アノード側面上での構造形成はア
ノードメタライゼーションのみに限られ、該半導体ウェ
ハ自身は何等変更されない。
ノードメタライゼーションのみに限られ、該半導体ウェ
ハ自身は何等変更されない。
本発明の第３の態様は
（ａ） 該半導体ウェハが該アノード側面上で段状構
造をもつ表面を有し、 （ｂ） 該アノード側面上の該段状構造が結果的に該
段状ゲート−カソード構造に対応し、かつ（ｃ） 該
アノードメタライゼーションが該半導体ウェハをその全
表面に亘り覆っていることを特徴とするコンポネントで
ーある。
造をもつ表面を有し、 （ｂ） 該アノード側面上の該段状構造が結果的に該
段状ゲート−カソード構造に対応し、かつ（ｃ） 該
アノードメタライゼーションが該半導体ウェハをその全
表面に亘り覆っていることを特徴とするコンポネントで
ーある。
この態］装は、いずれの場合においても、アノードエミ
ッタ用の全表面に元々存在するｐ一型層を形成するため
にエッチング法により不要部分を除去する場合に、製造
技術上の利点となる。
ッタ用の全表面に元々存在するｐ一型層を形成するため
にエッチング法により不要部分を除去する場合に、製造
技術上の利点となる。
本発明の更なる例示的態様は従属特許請求の範囲から明
らかである。
らかである。
本発明のより完全な理解並びに多くのそれに伴う利点は
、以下の添付図を参照しつつ下に述べる詳しい記載を参
照することにより本発明をより良く理解するにつれ、お
のずと明らかになろう。該図においては、段状ゲート−
カソード構造をもつコンポネントが一般性を損うことな
しに想定される。
、以下の添付図を参照しつつ下に述べる詳しい記載を参
照することにより本発明をより良く理解するにつれ、お
のずと明らかになろう。該図においては、段状ゲート−
カソード構造をもつコンポネントが一般性を損うことな
しに想定される。
（実施例）
添付図（ここで数個の図全体を通して同様な参照番号は
同一のまたは対応する部分を表す）を参照すると、第１
図は、公知技術の直接圧接および段状ゲート−カソード
構造をもつターンーオフ半導体コンポネントの構造を模
式的に示す図である。
同一のまたは対応する部分を表す）を参照すると、第１
図は、公知技術の直接圧接および段状ゲート−カソード
構造をもつターンーオフ半導体コンポネントの構造を模
式的に示す図である。
この配列の中心的構造部材は大面積半導体ウェハ２であ
り、これはＧＴＯ活性部分を含んでいる。
り、これはＧＴＯ活性部分を含んでいる。
この半導体ウェハ２はその下面（アノード側）に大きな
面積に亘りアノードメタライゼーション４をもつ。その
上面（カソード側）には、段状ゲート−カソード構造を
もち、該構造において多数の上方カソードフィンガ７が
下方に横たわるゲーＤＩ域によって囲まれている．この
ゲート領域自体に配置されているのは対応するゲートメ
タライゼーシジン５であり、これには図示されていない
ゲートコンタクトによりコンタクトが形成されている。
面積に亘りアノードメタライゼーション４をもつ。その
上面（カソード側）には、段状ゲート−カソード構造を
もち、該構造において多数の上方カソードフィンガ７が
下方に横たわるゲーＤＩ域によって囲まれている．この
ゲート領域自体に配置されているのは対応するゲートメ
タライゼーシジン５であり、これには図示されていない
ゲートコンタクトによりコンタクトが形成されている。
ウェハ上面において、カソードフィンガの各々はカソー
ドメタライゼーション６を有し、これはアノードメタラ
イゼーション４と同じ性質（材料、厚さ）のものである
．．最後に、絶縁の目的で絶縁層８が該ゲートｆｉＪ［
域に与えられ、かつ端部パフシベーション９が半導体ウ
ェハ２の端部に与えられている． 半導体ウェハ２は金属アノードコンタクト３とカソード
コンタクト１との間で圧力Ｐで押圧されている．この状
況下で、圧力は多数の小さな領域、即ちカソードフィン
ガ７上の個々のカソードメタライゼーション６上に分布
し、かつこれら小さな圧力領域の各々に亘って実質的に
一定である．結局、サイリスクセグメント用のカソード
側における圧力分布は第２図に曲線Ｋで示した形となる
．このカソード例のほぼ矩形の圧力分布は、公知技術で
は、アノード側の局所圧分布と対向している．後者は余
り狭く限定されておらず、逆に著しく低い最大値をもつ
（第２図曲線ＡＩ）。同時に、このことはカソードフィ
ンガ７の小さな面積上の著しく高い局所圧がアノード側
の比較的低い平均圧力に対応していることを意味し、従
って信頼性のあるコンタクト（熱的および電気的に）を
与える必要がある。
ドメタライゼーション６を有し、これはアノードメタラ
イゼーション４と同じ性質（材料、厚さ）のものである
．．最後に、絶縁の目的で絶縁層８が該ゲートｆｉＪ［
域に与えられ、かつ端部パフシベーション９が半導体ウ
ェハ２の端部に与えられている． 半導体ウェハ２は金属アノードコンタクト３とカソード
コンタクト１との間で圧力Ｐで押圧されている．この状
況下で、圧力は多数の小さな領域、即ちカソードフィン
ガ７上の個々のカソードメタライゼーション６上に分布
し、かつこれら小さな圧力領域の各々に亘って実質的に
一定である．結局、サイリスクセグメント用のカソード
側における圧力分布は第２図に曲線Ｋで示した形となる
．このカソード例のほぼ矩形の圧力分布は、公知技術で
は、アノード側の局所圧分布と対向している．後者は余
り狭く限定されておらず、逆に著しく低い最大値をもつ
（第２図曲線ＡＩ）。同時に、このことはカソードフィ
ンガ７の小さな面積上の著しく高い局所圧がアノード側
の比較的低い平均圧力に対応していることを意味し、従
って信頼性のあるコンタクト（熱的および電気的に）を
与える必要がある。
この非対称性を排除するために、本発明では実質的に対
称な局所圧分布を提案する。この対称分布ではカソード
側とほぼ同一の矩形曲線（第２図曲線Ａ２）がアノード
側面上に存在する。この対称圧力分布はアノード側の段
状ゲート−カソード構造と大体同じ方法でアノードメタ
ライゼーション４を構成することにより得られる。
称な局所圧分布を提案する。この対称分布ではカソード
側とほぼ同一の矩形曲線（第２図曲線Ａ２）がアノード
側面上に存在する。この対称圧力分布はアノード側の段
状ゲート−カソード構造と大体同じ方法でアノードメタ
ライゼーション４を構成することにより得られる。
第１の好ましい態様（第３Ａおよび３Ｂ図）において、
アノードメタライゼーション４の構造は該メタライゼー
ションの厚さの差によって直接得られる。この場合にお
いて、様々にドーピングされた層（ｎ一型エミッタ層２
ａ ｓ ｐ一型ベース層２ｂ，ｎ一型ベース層２Ｃお
よびｐ一型エミッタ層２ｄ）をもつ半導体ウェハ２はア
ノード側において平坦な表面をもち、かつアノードメタ
ライゼーション４によってその全表面が覆われている。
アノードメタライゼーション４の構造は該メタライゼー
ションの厚さの差によって直接得られる。この場合にお
いて、様々にドーピングされた層（ｎ一型エミッタ層２
ａ ｓ ｐ一型ベース層２ｂ，ｎ一型ベース層２Ｃお
よびｐ一型エミッタ層２ｄ）をもつ半導体ウェハ２はア
ノード側において平坦な表面をもち、かつアノードメタ
ライゼーション４によってその全表面が覆われている。
アノードメタライゼーション４はカソードフィンガ７に
より規定される領域外において薄くなっているが、各セ
グメント内側では厚くされて、対向して配置されたカソ
ードメタライゼーション６と本質的にその形状および拡
りの点で対応するプラト１１を形成しており、かつ後者
に対して対称に配置されている。
より規定される領域外において薄くなっているが、各セ
グメント内側では厚くされて、対向して配置されたカソ
ードメタライゼーション６と本質的にその形状および拡
りの点で対応するプラト１１を形成しており、かつ後者
に対して対称に配置されている。
局所的にプラトｌ１をもつアノードメタライゼーション
４は、アノード短絡１０をもたないおよびこれをもつ（
夫々第３Ａ図および第３Ｂ図）コンポネントに対して同
じように使用できる。これは、公知の方法で該金属層堆
積物のフォトリソグラフィー法による構造形成で達成で
きる。原理上は、この金属層は直接圧接に適した任意の
金属について使用できる。好ましいのはＡ１であり、こ
れは気相蒸着法またはスバフタ法で堆積される。
４は、アノード短絡１０をもたないおよびこれをもつ（
夫々第３Ａ図および第３Ｂ図）コンポネントに対して同
じように使用できる。これは、公知の方法で該金属層堆
積物のフォトリソグラフィー法による構造形成で達成で
きる。原理上は、この金属層は直接圧接に適した任意の
金属について使用できる。好ましいのはＡ１であり、こ
れは気相蒸着法またはスバフタ法で堆積される。
このアノードメタライゼーションの厚さは１〜３０μｍ
１好ましくは５〜１５μｍである．第２図の曲線Ｋおよ
びＡ２による所定の圧力分布を得るためには、少な《と
も１μｍの高さδｈにおける最小差が必要である（第３
Ａ図）。というのは、この値が加圧下で予想される弾性
変形にほぼ対応するからである．この高さにおける差は
、例えば該メタライゼーション層を部分的にエッチング
することにより得ることができる． 第２の好ましい態様（第４Ａ図および第４Ｂ図）では、
半導体ウェハ２のアノード側の表面は出発点において平
坦ではなく、本質的にカソード側（第４図）のゲート−
カソード構造に対応する構造をもつ段状表面である。こ
のため、カソード側のゲート？ｉｌ域に形状並びに拡り
の点でほぼ対応するくぼみ１２が半導体ウェハ２にエッ
チングにより形成される。
１好ましくは５〜１５μｍである．第２図の曲線Ｋおよ
びＡ２による所定の圧力分布を得るためには、少な《と
も１μｍの高さδｈにおける最小差が必要である（第３
Ａ図）。というのは、この値が加圧下で予想される弾性
変形にほぼ対応するからである．この高さにおける差は
、例えば該メタライゼーション層を部分的にエッチング
することにより得ることができる． 第２の好ましい態様（第４Ａ図および第４Ｂ図）では、
半導体ウェハ２のアノード側の表面は出発点において平
坦ではなく、本質的にカソード側（第４図）のゲート−
カソード構造に対応する構造をもつ段状表面である。こ
のため、カソード側のゲート？ｉｌ域に形状並びに拡り
の点でほぼ対応するくぼみ１２が半導体ウェハ２にエッ
チングにより形成される。
この場合、アノードメタライゼーション４は全表面に亘
り均一な厚さのメタライゼーションとして形成され、結
果として第３Ａ，Ｂ図のプラト１１に匹敵する凸部がく
ぼみ１２の外側に形成される． 第４Ａ図の例においては、アノード短絡は設けられてい
ない冫他方、アノード短絡１０がある場合（第４Ｂ図）
、くぼみ１２は該短絡の存在するすべての場所に配置さ
れている。中央アノード短絡１０が直接カソードフィン
ガ７の下方に組込まれている第４！３図に示した場合に
ついては、アノード側の圧力印加領域は分割されており
、かつそのサイズおよび拡りは下方にあるｐ一型エミッ
タＪｉ２ｄに依存している。
り均一な厚さのメタライゼーションとして形成され、結
果として第３Ａ，Ｂ図のプラト１１に匹敵する凸部がく
ぼみ１２の外側に形成される． 第４Ａ図の例においては、アノード短絡は設けられてい
ない冫他方、アノード短絡１０がある場合（第４Ｂ図）
、くぼみ１２は該短絡の存在するすべての場所に配置さ
れている。中央アノード短絡１０が直接カソードフィン
ガ７の下方に組込まれている第４！３図に示した場合に
ついては、アノード側の圧力印加領域は分割されており
、かつそのサイズおよび拡りは下方にあるｐ一型エミッ
タＪｉ２ｄに依存している。
この点は第５Ａ図のもう一つの態様からより一層明らか
となる．第５Ａ図において、半導体ウェハ２のアノード
側の表面は平坦であるが、個々の局所的に限定されたメ
タライゼーション領域４１、４２が適宜配置されたプラ
トをもつ全表面に亘るメタライゼーシッンの代りに与え
られる．アノード短絡１０が存在し、メタライゼーシッ
ン領域４１、４２が本質的にｐ一型エミッタ層２ｄを覆
い、かつアノード短絡１０の領域をも部分的に覆い、結
果として完全に機能することが保証されている。同一の
機能は第５Ｂ図に従う、全表面を覆う追加のメタライゼ
ーション４３によっても得ることができる。第５Ｂ図の
メタライゼーシッンは、更にアノード側での改善された
熱の散逸をも可能とする。
となる．第５Ａ図において、半導体ウェハ２のアノード
側の表面は平坦であるが、個々の局所的に限定されたメ
タライゼーション領域４１、４２が適宜配置されたプラ
トをもつ全表面に亘るメタライゼーシッンの代りに与え
られる．アノード短絡１０が存在し、メタライゼーシッ
ン領域４１、４２が本質的にｐ一型エミッタ層２ｄを覆
い、かつアノード短絡１０の領域をも部分的に覆い、結
果として完全に機能することが保証されている。同一の
機能は第５Ｂ図に従う、全表面を覆う追加のメタライゼ
ーション４３によっても得ることができる。第５Ｂ図の
メタライゼーシッンは、更にアノード側での改善された
熱の散逸をも可能とする。
しかし、本発明に従って圧力分布を釣合せるのは、個々
のセグメントまたはカソードフィンガのみに限られず、
中央ゲートであるかりングゲートであるかとは無関係に
、ゲート領域においても同様に利用できる。いずれの場
合にも、ゲートコンタクト１３はカソード側のゲートメ
タライゼーション５に押圧される。従って形状および拡
りの点で本質的にゲートコンタクト１３によって圧接さ
れる領域に対応するプラト１４をゲートコンタクト１３
と対向するアノードメタライゼーション４に設けること
ができる。トロイド状ゲートコンタクト１３および幅ｂ
１を有するリングゲートの場合、プラト１４もトロイド
形状およびリング幅ｂ２を有する．この幅はリング幅ｂ
ｌとほぼ等しい． 既に述べたように、本発明は段状ゲート−カソード構造
をもつコンポネントに制限されず、同様に上記独国ＯＬ
Ｓ第３．６１６，２３３号に記載されているような、半
導体ウェハのアノード側に平坦な表面をもつコンポネン
トに対しても利用できる．大体のところ、本発明による
アノード側メタライゼーション構造とカソード側のゲー
ト−カソード構造とを一致．させることにより、特に機
能上信顧度が高く、かつ長い耐用寿命をもつコンポネン
トを得ることができる。
のセグメントまたはカソードフィンガのみに限られず、
中央ゲートであるかりングゲートであるかとは無関係に
、ゲート領域においても同様に利用できる。いずれの場
合にも、ゲートコンタクト１３はカソード側のゲートメ
タライゼーション５に押圧される。従って形状および拡
りの点で本質的にゲートコンタクト１３によって圧接さ
れる領域に対応するプラト１４をゲートコンタクト１３
と対向するアノードメタライゼーション４に設けること
ができる。トロイド状ゲートコンタクト１３および幅ｂ
１を有するリングゲートの場合、プラト１４もトロイド
形状およびリング幅ｂ２を有する．この幅はリング幅ｂ
ｌとほぼ等しい． 既に述べたように、本発明は段状ゲート−カソード構造
をもつコンポネントに制限されず、同様に上記独国ＯＬ
Ｓ第３．６１６，２３３号に記載されているような、半
導体ウェハのアノード側に平坦な表面をもつコンポネン
トに対しても利用できる．大体のところ、本発明による
アノード側メタライゼーション構造とカソード側のゲー
ト−カソード構造とを一致．させることにより、特に機
能上信顧度が高く、かつ長い耐用寿命をもつコンポネン
トを得ることができる。
明らかに、本発明の様々な改良並びに変更が上記教示に
照して可能である。従って、上記特許請求の範囲内で本
発明が上で具体的に記載した以外にも実施可能であるも
のと理解すべきである．
照して可能である。従って、上記特許請求の範囲内で本
発明が上で具体的に記載した以外にも実施可能であるも
のと理解すべきである．
第１図は従来技術による、直接圧接のＧＴＯサイリスタ
の構造を模式的に示す図であり、第２図は本発明による
コンポネントと比較した公知のコンポネントの、カソー
ド側面およびアノード側面上のサイリスクセグメントの
局所圧分布を示す図であり、 第３Ａおよび３Ｂ図はアノード短絡のない（第３Ａ図）
および短絡のある（第３Ｂ図）本発明の第１の好ましい
態様のコンポネントのセグメント構造を示す図であり、 第４Ａおよび４Ｂ図はアノード短絡のない（第４Ａ図）
および短絡のある（第４Ｂ図）本発明の第２の好ましい
態様のコンポネントのセグメント構造を示す図であり、 第５Ａ図は局部的に限定されたメタライゼーション領域
をもつ本発明のコンポネントの一態様を示す図であり、 第５Ｂ図は全表面に亘る付随的なメタライゼーション層
をもつ第５Ａ図に従う態様を示す図であり、および 第６図は本発明のもう一つの態様の、ゲートコンタクト
の領域におけるアノードメタライゼーションの構造形成
を示す図である。 （主な参照番号） １・・カソードコンタクト、２・・半導体ウェハ、２ａ
・・ｎ一型エミソタ層、２ｂ・・ｐ一型ベース層、２ｃ
・・ｎ一型ベース層、２ｄ・・ｐ−型エミッタ層、３・
・アノードコンタクト、 ４・・アノードメタライゼーション、 ４１、４２・・メタライゼーションＳＵＭ、４３・・メ
タライゼーション層、 ５・・ゲートメタライゼーション、 ６・・カソードメタライゼーション、 ７・・カソードフィンガー ８・・絶縁層、 ９・・ｆｊＡ 部パフシベーション、 １０・・アノード短絡、 １１、１４・・プラト、 １２・・くぼみ、 １３・・ゲートコンタクト。
の構造を模式的に示す図であり、第２図は本発明による
コンポネントと比較した公知のコンポネントの、カソー
ド側面およびアノード側面上のサイリスクセグメントの
局所圧分布を示す図であり、 第３Ａおよび３Ｂ図はアノード短絡のない（第３Ａ図）
および短絡のある（第３Ｂ図）本発明の第１の好ましい
態様のコンポネントのセグメント構造を示す図であり、 第４Ａおよび４Ｂ図はアノード短絡のない（第４Ａ図）
および短絡のある（第４Ｂ図）本発明の第２の好ましい
態様のコンポネントのセグメント構造を示す図であり、 第５Ａ図は局部的に限定されたメタライゼーション領域
をもつ本発明のコンポネントの一態様を示す図であり、 第５Ｂ図は全表面に亘る付随的なメタライゼーション層
をもつ第５Ａ図に従う態様を示す図であり、および 第６図は本発明のもう一つの態様の、ゲートコンタクト
の領域におけるアノードメタライゼーションの構造形成
を示す図である。 （主な参照番号） １・・カソードコンタクト、２・・半導体ウェハ、２ａ
・・ｎ一型エミソタ層、２ｂ・・ｐ一型ベース層、２ｃ
・・ｎ一型ベース層、２ｄ・・ｐ−型エミッタ層、３・
・アノードコンタクト、 ４・・アノードメタライゼーション、 ４１、４２・・メタライゼーションＳＵＭ、４３・・メ
タライゼーション層、 ５・・ゲートメタライゼーション、 ６・・カソードメタライゼーション、 ７・・カソードフィンガー ８・・絶縁層、 ９・・ｆｊＡ 部パフシベーション、 １０・・アノード短絡、 １１、１４・・プラト、 １２・・くぼみ、 １３・・ゲートコンタクト。
Claims (12)
- （１）（ａ）カソード側面とアノード側面との間に配列
され、ゲートによってゲートターン−オフサイリスタ（
ＧＴＯ）を形成する一連の様々にドーピングされた層（
２ａ−ｄ）を含む半導体ウェハ（２）； （ｂ）該半導体ウェハ（２）の該カソード側面上の、ゲ
ート領域によって囲まれた多数の島状カソードフィンガ
（７）をもつ微細に細分されたゲートカソード構造； （ｃ）該カソードフィンガ（７）上のカソードメタライ
ゼーション層（６）； （ｄ）該半導体ウェハ（２）のアノード側面上のアノー
ドメタライゼーション層（４）；および （ｅ）コンタクトを作るために、該アノードメタライゼ
ーション（４）、または局所的に限定された多数の領域
における該カソードメタライゼーション（６）各々上に
圧接されたアノードコンタクト ３）およびカソードコ
ンタクト（１） を含み、 （ｆ）該アノードメタライゼーション（４）が微細に細
分された構造をもっていて、該アノードコンタクト（３
）も局部的に限定された多数の領域内の該アノードメタ
ライゼーション上に圧接されており、かつ （ｇ）該アノードコンタクト（３）によって圧接されて
いる該領域が該カソードコンタクト （１）に圧接されている該領域と対向して位置している
、 ことを特徴とするターン−オフファシリテイをもつ半導
体コンポネント。 - （２）（ａ）上記ゲート−カソード構造が上方カソード
フィンガ（７）および下方ゲート領域をもつ段状構造の
ものであり、かつ （ｂ）該カソードコンタクト（１）により圧接された該
領域が各場合において該カソードフィンガ（７）上に配
置されている 請求項１記載のターン−オフファシリテイをもつ半導体
コンポネント。 - （３）（ａ）該半導体ウェハ（２）が該アノード側面上
で平坦な表面をもち、かつ （ｂ）該アノードメタライゼーション（４）の微細に細
分された構造が該アノードメタライゼーション（４）の
厚さの違いによって形成される、 請求項１記載の半導体コンポネント。 - （４）（ａ）該アノードメタライゼーション（４）が該
アノード側面の全面積に亘り、該半導体ウェハ（２）を
覆っており、かつ （ｂ）該アノードメタライゼーション（４）がプラト（
１１）を有し、該プラトは、一つのカソードフィンガ（
７）に対向して配置された各領域において該対向して位
置するカソードフィンガ（７）上に圧接された領域と形
状および拡りの点で本質的に等しい 請求項３記載の半導体コンポネント。 - （５）（ａ）該アノードメタライゼーション（４）が局
所的に限定された多数のメタライゼーション領域（４１
、４２）を含み、かつ （ｂ）該メタライゼーション領域（４１、４２）が各場
合において、一つのカソードフィンガ（７）に対向して
配置された領域に配置されている 請求項３記載の半導体コンポネント。 - （６）（ａ）ｐ−型エミッタ層（２ｄ）が該アノード側
面上で該半導体ウェハ（２）の内側に配置され、 （ｂ）該ｐ−型エミッタ層（２ｄ）がアノード短絡（１
０）によって途絶されており、かつ （ｃ）該メタライゼーション領域（４１、４２）が該ｐ
−型エミッタ層（２ｄ）を本質的に覆っている 請求項５記載の半導体コンポネント。 - （７）該アノードメタライゼーション（４）が、更にメ
タライゼーション層（４３）を有し、該層（４３）が該
アノード側面上で、該メタライゼーション領域（４１、
４２）を含む全面積に亘り該半導体ウェハ（２）を覆っ
ている請求項５記載の半導体コンポネント。 - （８）（ａ）該半導体ウェハ（２）が該アノード側面上
で段状構造をもつ表面を有し、 （ｂ）該アノード側面上での段状構造が本質的にステッ
プゲート−カソード構造に対応し、かつ （ｃ）該アノードメタライゼーション（４）が全表面に
亘り半導体ウェハ（２）を覆っている請求項２記載の半
導体コンポネント。 - （９）（ａ）該半導体ウェハ（２）が該ゲート領域内側
の該カソード側面上にゲートメタライゼーション（５）
をもち、 （ｂ）該ゲートメタライゼーション（５）に圧接された
ゲートコンタクト（１３）が与えられており、かつ （ｃ）該ゲートコンタクト（５）に対向する側面上にお
いて、該アノードメタライゼーション（４）がプラト（
１４）をもち、該プラトがその拡りにおいて本質的に該
ゲートコンタクト（１３）により圧接された面積に対応
している 請求項２記載の半導体コンポネント。 - （１０）（ａ）該アノードメタライゼーション（４）が
Ａｌを含み、かつ （ｂ）該アノードメタライゼーション（４）の厚さが１
〜３０μｍである 請求項１記載の半導体コンポネント。 - （１１）該アノードメタライゼーションの厚さが５〜１
５μｍである請求項１０記載の半導体コンポネント。 - （１２）該アノードコンタクト（３）に圧接された領域
と、該アノード側面上の圧接されていない領域とが少な
くとも１μｍの高さの差（δｈ）を有する請求項１記載
の半導体コンポネント。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH310588 | 1988-08-19 | ||
| CH3105/88-2 | 1988-08-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02229471A true JPH02229471A (ja) | 1990-09-12 |
Family
ID=4248727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1212871A Pending JPH02229471A (ja) | 1988-08-19 | 1989-08-18 | ターン―オフファシリティをもつ半導体コンポネント |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5031016A (ja) |
| EP (1) | EP0355359B1 (ja) |
| JP (1) | JPH02229471A (ja) |
| CN (1) | CN1041066A (ja) |
| DE (1) | DE58903790D1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2594278B2 (ja) * | 1986-07-30 | 1997-03-26 | ビービーシー ブラウン ボヴェリ アクチェンゲゼルシャフト | 加圧接続型ｇｔｏサイリスタ |
| DE59107655D1 (de) * | 1991-02-22 | 1996-05-09 | Asea Brown Boveri | Abschaltbares Hochleistungs-Halbleiterbauelement |
| FR2742000B1 (fr) * | 1995-11-30 | 1998-04-24 | Sgs Thomson Microelectronics | Composant semiconducteur a montage par brasure |
| DE19640242C2 (de) * | 1996-09-30 | 2002-01-10 | Infineon Technologies Ag | Kathodenanordnung für GTO-Thyristor |
| US7608515B2 (en) * | 2006-02-14 | 2009-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diffusion layer for stressed semiconductor devices |
| DE102014103448B4 (de) * | 2013-03-15 | 2020-07-30 | Infineon Technologies Austria Ag | Metallabscheidung auf Halbleiterwafern |
| US9177790B2 (en) | 2013-10-30 | 2015-11-03 | Infineon Technologies Austria Ag | Inkjet printing in a peripheral region of a substrate |
| CN220474611U (zh) * | 2020-08-31 | 2024-02-09 | 日立能源有限公司 | 电子器件和用于其的封装和半导体芯片 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2747945A1 (de) * | 1976-11-01 | 1978-05-18 | Electric Power Res Inst | Thyristor-bauelement fuer eigenschutz |
| JPS55113373A (en) * | 1979-02-23 | 1980-09-01 | Hitachi Ltd | Semiconductor device |
| JPS5764969A (en) * | 1980-10-09 | 1982-04-20 | Hitachi Ltd | Semiconductor device |
| JPS594033A (ja) * | 1982-06-30 | 1984-01-10 | Toshiba Corp | 圧接型半導体装置 |
| JPH0779159B2 (ja) * | 1984-03-22 | 1995-08-23 | 潤一 西澤 | 光トリガ・光クエンチ可能なサイリスタ装置 |
| JPS61208873A (ja) * | 1985-03-13 | 1986-09-17 | Res Dev Corp Of Japan | 圧接構造型両面ゲ−ト静電誘導サイリスタ |
| DE3616233A1 (de) * | 1986-05-14 | 1987-11-19 | Semikron Elektronik Gmbh | Halbleiterbauelement |
| JPH061831B2 (ja) * | 1986-07-08 | 1994-01-05 | 株式会社日立製作所 | ゲ−トタ−ンオフサイリスタ |
| JP2594278B2 (ja) * | 1986-07-30 | 1997-03-26 | ビービーシー ブラウン ボヴェリ アクチェンゲゼルシャフト | 加圧接続型ｇｔｏサイリスタ |
| EP0262485A1 (de) * | 1986-10-01 | 1988-04-06 | BBC Brown Boveri AG | Halbleiterbauelement mit einer Ätzgrube |
-
1989
- 1989-07-08 DE DE8989112528T patent/DE58903790D1/de not_active Expired - Fee Related
- 1989-07-08 EP EP19890112528 patent/EP0355359B1/de not_active Expired - Lifetime
- 1989-08-10 US US07/392,158 patent/US5031016A/en not_active Expired - Fee Related
- 1989-08-18 JP JP1212871A patent/JPH02229471A/ja active Pending
- 1989-08-19 CN CN89107592A patent/CN1041066A/zh active Pending
-
1990
- 1990-12-20 US US07/631,252 patent/US5132768A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5132768A (en) | 1992-07-21 |
| US5031016A (en) | 1991-07-09 |
| CN1041066A (zh) | 1990-04-04 |
| EP0355359A1 (de) | 1990-02-28 |
| EP0355359B1 (de) | 1993-03-17 |
| DE58903790D1 (de) | 1993-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06188411A (ja) | カットオフ可能な高出力半導体素子 | |
| JPH02229471A (ja) | ターン―オフファシリティをもつ半導体コンポネント | |
| JP3848479B2 (ja) | パワー半導体デバイスの製造方法 | |
| US4862239A (en) | Power semiconductor component | |
| EP0158749A1 (en) | Semiconducteur device having pressure loaded members | |
| JP2799252B2 (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| US4672415A (en) | Power thyristor on a substrate | |
| US4885630A (en) | High power multi-layer semiconductive switching device having multiple parallel contacts with improved forward voltage drop | |
| JPS62273771A (ja) | 半導体デバイス | |
| US5798287A (en) | Method for forming a power MOS device chip | |
| US4320571A (en) | Stencil mask process for high power, high speed controlled rectifiers | |
| JP3334509B2 (ja) | 半導体装置 | |
| JPS615533A (ja) | 加圧接触形半導体装置 | |
| EP0266093B1 (en) | Process of making a high power multi-layer semiconductive switching device with multiple parallel contacts | |
| JPH0897406A (ja) | ゲートターンオフサイリスタおよび半導体素子 | |
| JPH08330571A (ja) | 自己消弧型半導体装置 | |
| JPH01217974A (ja) | ゲートターンオフ半導体素子 | |
| JPH07335865A (ja) | 半導体装置 | |
| JP2590256B2 (ja) | 圧接型半導体装置 | |
| JP2654852B2 (ja) | 圧接形パツケージ構造に適合した静電誘導形半導体素子 | |
| JPH0382080A (ja) | バイポーラ型半導体スィッチング装置 | |
| JP2679292B2 (ja) | 半導体素子の製造方法 | |
| JP2000058814A (ja) | 半導体素子 | |
| JPH10107051A (ja) | 圧接型半導体装置 | |
| JPH0883918A (ja) | 半導体装置 |