JPH02230710A - 微細パターン形成法 - Google Patents
微細パターン形成法Info
- Publication number
- JPH02230710A JPH02230710A JP1049812A JP4981289A JPH02230710A JP H02230710 A JPH02230710 A JP H02230710A JP 1049812 A JP1049812 A JP 1049812A JP 4981289 A JP4981289 A JP 4981289A JP H02230710 A JPH02230710 A JP H02230710A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- photoresist
- photomask
- material film
- lift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は，半導体デバイス等の微細パターンの形成方法
に係り，特にリフトオフ法により電極，配線を形成する
微細パターン形成法に関する。
に係り，特にリフトオフ法により電極，配線を形成する
微細パターン形成法に関する。
現在、材料膜の微細なパターンを形成する方法の一つと
して、リフトオフ等が用いられている。
して、リフトオフ等が用いられている。
リフトオフ法は化学エッチングの困難な材料のパターン
形成に便利である。しかし材料膜厚が厚くなると、ホト
レジストのはく離が困難になる。これに対して、アイビ
ーエム ジャーナル オブリサーチ アンド デベロプ
メント，１９８０年第２４巻第４号第４５２頁（河．Ｈ
ａｔｚａｋｉｓ ａｔ ａｌ”Ｓｉｎｇｌｅ−Ｓｔｅｐ
Ｏｋｔｉｃａｌ Ｌｉｆｔ−ｏｆｆ Ｐｒｏｃｅｓｓ
”ＩＢＭＪ．Ｒｅｓ．Ｄｅｖｅｌｏｐ．，ｖｏＱ５１
４ ， ＮＩ１４ ， Ｐ ４ ５ ２ （１８９０）
）には、以下の如き提案がなされている。
形成に便利である。しかし材料膜厚が厚くなると、ホト
レジストのはく離が困難になる。これに対して、アイビ
ーエム ジャーナル オブリサーチ アンド デベロプ
メント，１９８０年第２４巻第４号第４５２頁（河．Ｈ
ａｔｚａｋｉｓ ａｔ ａｌ”Ｓｉｎｇｌｅ−Ｓｔｅｐ
Ｏｋｔｉｃａｌ Ｌｉｆｔ−ｏｆｆ Ｐｒｏｃｅｓｓ
”ＩＢＭＪ．Ｒｅｓ．Ｄｅｖｅｌｏｐ．，ｖｏＱ５１
４ ， ＮＩ１４ ， Ｐ ４ ５ ２ （１８９０）
）には、以下の如き提案がなされている。
第２図は上記従来技術の微細パターン形成法を示す断面
図である。
図である。
（１）基板１０上にボジ型ホトレジスト２１を塗布ベー
タ後、紫外光で露光し感光部２２を形成する。
タ後、紫外光で露光し感光部２２を形成する。
（２）クロルベンゼン液中にウエハを浸漬し、該ホトレ
ジストの表面を難溶化し、難溶化層２３を形成する． （３）現像工程で該ボトレジストパターンを形成する。
ジストの表面を難溶化し、難溶化層２３を形成する． （３）現像工程で該ボトレジストパターンを形成する。
難溶化処理によって表面部分は現像液に溶解しにくくな
っており、ホ１−レジス１へのひさし２４が形成される
． （４）材料膜２５を被着する．ホトレジストのひさし２
４のため，材料膜２５の被覆状７５が不完全になり、該
ホトレジストパターン２１と材料膜２５の間に割れ目が
できる。この割れ目からレジストはく離液が侵入し、該
ホトレジスト２１を膨潤，溶解させる． （５）こうして所望の材料膜パターン２５′が基板上に
形成できる。
っており、ホ１−レジス１へのひさし２４が形成される
． （４）材料膜２５を被着する．ホトレジストのひさし２
４のため，材料膜２５の被覆状７５が不完全になり、該
ホトレジストパターン２１と材料膜２５の間に割れ目が
できる。この割れ目からレジストはく離液が侵入し、該
ホトレジスト２１を膨潤，溶解させる． （５）こうして所望の材料膜パターン２５′が基板上に
形成できる。
上記従来技術は、リフトオフ法に好適であるものの、難
溶化処理のため現像時間が長くなり、ほぼ１μｍ以下の
微細パターンの形成には不十分であった． 本発明は、サブミクロンのりフトオフ用ホトレジストパ
ターンの形成に好適な方法を提供するものである． 〔課題を解決するための手段〕 本発明は上記目的を達成するため、ホトレジストパター
ンの露光工程において、ホトマスクパターン１を露光後
、これより小さいホトマクスパターン２を重ねて露光し
、ホトレジスト表面をＭ溶化処理後現像したものである
． 〔作用〕 第１図は、本発明の断面工程図である。本図を用いて以
下に説明する。
溶化処理のため現像時間が長くなり、ほぼ１μｍ以下の
微細パターンの形成には不十分であった． 本発明は、サブミクロンのりフトオフ用ホトレジストパ
ターンの形成に好適な方法を提供するものである． 〔課題を解決するための手段〕 本発明は上記目的を達成するため、ホトレジストパター
ンの露光工程において、ホトマスクパターン１を露光後
、これより小さいホトマクスパターン２を重ねて露光し
、ホトレジスト表面をＭ溶化処理後現像したものである
． 〔作用〕 第１図は、本発明の断面工程図である。本図を用いて以
下に説明する。
（１）基板１０に塗布されたボジ型ホトレジス１−１１
に第１のホトマスクを用い紫外光で露光し感光部１２を
形成する。このとき露光条件はアンダー露光とし、深さ
方向の一部が感光するのみにとどめる。
に第１のホトマスクを用い紫外光で露光し感光部１２を
形成する。このとき露光条件はアンダー露光とし、深さ
方向の一部が感光するのみにとどめる。
（２）続いて、第２のホトマスクを用い、紫外光で感光
部１３を形成する。このとき先の露光量と今回の露光量
の和で、深さ方向に完全な感光部を形成する必要がある
．この時のホトマスクパターン寸法はサブミクロンパタ
ーンを用いる。
部１３を形成する。このとき先の露光量と今回の露光量
の和で、深さ方向に完全な感光部を形成する必要がある
．この時のホトマスクパターン寸法はサブミクロンパタ
ーンを用いる。
（３）表面難溶化処理によって、ホトレジスト１１に表
面難溶化層１４を形成する。
面難溶化層１４を形成する。
（４） ＢＡ像工程で、ひさし１５が形成されるととも
に、基板１０上に微細なパターン１７が形成される。
に、基板１０上に微細なパターン１７が形成される。
（５）材料股１６を被着する。
（６）リフトオフ法によって，サブミクロンの材料膜パ
ターン１６′が形成できる。
ターン１６′が形成できる。
ここでホトマスクパターンを露光する際、ホトマスク寸
法の小さい方から先に露光し，後から大きい寸法のもの
を露光しても良いことは言うまでもない．また難溶化処
理は露光前におこなっても、効果は変わらない。
法の小さい方から先に露光し，後から大きい寸法のもの
を露光しても良いことは言うまでもない．また難溶化処
理は露光前におこなっても、効果は変わらない。
以下、本発明の一実施例を第３図により説明する。本図
はＧ ａ Ａ ｓショットキ電界効果型トランジスタ（
ＧａＡｓ ＭＥＳＦＥＴ）の一製造方法の断面工程図で
ある． （１）半絶縁性Ｇ ａ Ａ ｓ基板３１上にｎ − Ｇ
ａ Ａ ｓ層３ ２ ｙ ｎ ” 一Ｇ ａ Ａ ｓ
層３３がエビタキシャル成長されたＧ ａ Ａ ｓ
エピタキシャルウェハ３０上にソース，ドレイン電極３
４と絶縁膜、例えばＳｉＯｚ膜３５を形成する。ＳｉＯ
ｚ膜３５は電子線描画によって加工し、幅０．３〜０６
４μｍで開孔されている。
はＧ ａ Ａ ｓショットキ電界効果型トランジスタ（
ＧａＡｓ ＭＥＳＦＥＴ）の一製造方法の断面工程図で
ある． （１）半絶縁性Ｇ ａ Ａ ｓ基板３１上にｎ − Ｇ
ａ Ａ ｓ層３ ２ ｙ ｎ ” 一Ｇ ａ Ａ ｓ
層３３がエビタキシャル成長されたＧ ａ Ａ ｓ
エピタキシャルウェハ３０上にソース，ドレイン電極３
４と絶縁膜、例えばＳｉＯｚ膜３５を形成する。ＳｉＯ
ｚ膜３５は電子線描画によって加工し、幅０．３〜０６
４μｍで開孔されている。
（２）プラズマＳｉＯ２を全面被着後、反応性イオンエ
ッチング装置（ＲＩＥ装置）により、プラズマＳｉＯｚ
側壁３６を形成する。側壁にはさまれた幅は０．２μｍ
に狭められる。
ッチング装置（ＲＩＥ装置）により、プラズマＳｉＯｚ
側壁３６を形成する。側壁にはさまれた幅は０．２μｍ
に狭められる。
（３） ｎ＋−Ｇ ａ Ａ ｓ 層３３をリセスエッ
チンクし，ｎ−ＧａＡｓ 層の表面３７を露出させる
。
チンクし，ｎ−ＧａＡｓ 層の表面３７を露出させる
。
（４）塗布膜厚１．０μｍのボジ型ホトレジストＡＺｌ
３５０Ｊ （商品名）に第１のホトマスクとして幅１μ
ｍの寸法で、第２のホトマスクとして幀０．６μｍの寸
法で多重露光し，クロルベンゼン液中に１０分間浸漬す
る．ホトレジストの表面は難溶化しており、現像後、ホ
トレジスト３８はひさし３８′を持った微細なパターン
になる。
３５０Ｊ （商品名）に第１のホトマスクとして幅１μ
ｍの寸法で、第２のホトマスクとして幀０．６μｍの寸
法で多重露光し，クロルベンゼン液中に１０分間浸漬す
る．ホトレジストの表面は難溶化しており、現像後、ホ
トレジスト３８はひさし３８′を持った微細なパターン
になる。
（５）ゲート金属Ｐａ３９．！：ＬてＴｉ ５００Ａ，
Ａ１５０００人を連続蒸着する．ホトレジストのひさし
３８′のため、ゲート金属膜３９には割れ目が生じてお
りリフトオフが容易な形状ができている。
Ａ１５０００人を連続蒸着する．ホトレジストのひさし
３８′のため、ゲート金属膜３９には割れ目が生じてお
りリフトオフが容易な形状ができている。
（６）リフトオフ後ゲート電極３９′が形成される．本
ゲート電極断面形状はいわゆるマッシュルーム型という
形状である．これはゲート長Ｑｇの短いゲート電極にお
いてゲート抵抗を低減するのに有効である。しかしゲー
ト電極のひさしＬの長さは長すぎる場合、ソース・ゲー
ト間容量、ソース・ドレイン間容景を増やし、素子性能
の観点から好ましくない。従来法を用いた場合Ｌ＝１．
４μｍであったものが、本方法を用いることによりＬ＝
０．８μｍが可能となった。
ゲート電極断面形状はいわゆるマッシュルーム型という
形状である．これはゲート長Ｑｇの短いゲート電極にお
いてゲート抵抗を低減するのに有効である。しかしゲー
ト電極のひさしＬの長さは長すぎる場合、ソース・ゲー
ト間容量、ソース・ドレイン間容景を増やし、素子性能
の観点から好ましくない。従来法を用いた場合Ｌ＝１．
４μｍであったものが、本方法を用いることによりＬ＝
０．８μｍが可能となった。
このため、Ｑｇ＝０．２５μｍ のＧａＡｓＭＥＳＦＥ
Ｔの雑音指数，遮断周波数ともそれぞれ従来に比べて１
０％程度向上した。
Ｔの雑音指数，遮断周波数ともそれぞれ従来に比べて１
０％程度向上した。
本実施例はＧａＡｓＭＥＳＦＥＴについて述べたが、２
次元電子ガスＦＥＴのゲート電極製作工程に用いても同
様の効果がみられるのは言うまでもない。
次元電子ガスＦＥＴのゲート電極製作工程に用いても同
様の効果がみられるのは言うまでもない。
又本実施例は半導体デバイスの微細金属パターンの形成
方法について適用した例であるが，この化超電導膜，磁
性体膜，誘電体膜の微細パターン形成についても有効で
ある。
方法について適用した例であるが，この化超電導膜，磁
性体膜，誘電体膜の微細パターン形成についても有効で
ある。
本発明によれば、サブミクロンのパターンでボジ型ホト
レジストにひさしを形成できるので、サブミクロンの厚
い材料膜のパターンを容易にリフトオフ法で作製可能と
なる．
レジストにひさしを形成できるので、サブミクロンの厚
い材料膜のパターンを容易にリフトオフ法で作製可能と
なる．
第１図は本発明の微細パターン形成法の断面工程図、第
２図は従来法によるパターン形成法の断面工程図、第３
図は本発明をＧａＡｓＭＥＳＦＥＴのゲートｆｆｔ極形
成工程に適用した実施例の断面工程図である。 １０・・・基板、１１，２１．３８・・・ボジ型ホトレ
ジスト、１２・・・第１の感光部、１３・・・第２の感
光部、１４．２３・・・難溶化層、１５，２４．３８’
・・・ひさし，１６．２５・・・材料膜、１６’ ，２
５’・・・材料膜パターン、２２・・・感光部、３０・
・・Ｇ ａ Ａ ｓエビタキシャルウエハ、３１・・・
半絶縁性Ｇ ａ Ａ ｓ基板、３２・・・ｎ−ＧａＡｓ
層、３ ３ − ｎ ＋ − ＧａＡｓ層、３４・・・
ソース・ドレイン電極、３５・・・ＳｉＯｚ膜、３６・
・・プラズマＳｉＯｚ側壁、３７・・・プラズマｎ−
Ｇ ａ Ａ ｓ層の表面、３ ９−・・ゲート金属膜、
３９′・・・ゲート電極。 第１区 （ム冫 ｌター−−Ｖ２Ｌ −５’／ ′＄ ２ （２） ｒコし 第 １
２図は従来法によるパターン形成法の断面工程図、第３
図は本発明をＧａＡｓＭＥＳＦＥＴのゲートｆｆｔ極形
成工程に適用した実施例の断面工程図である。 １０・・・基板、１１，２１．３８・・・ボジ型ホトレ
ジスト、１２・・・第１の感光部、１３・・・第２の感
光部、１４．２３・・・難溶化層、１５，２４．３８’
・・・ひさし，１６．２５・・・材料膜、１６’ ，２
５’・・・材料膜パターン、２２・・・感光部、３０・
・・Ｇ ａ Ａ ｓエビタキシャルウエハ、３１・・・
半絶縁性Ｇ ａ Ａ ｓ基板、３２・・・ｎ−ＧａＡｓ
層、３ ３ − ｎ ＋ − ＧａＡｓ層、３４・・・
ソース・ドレイン電極、３５・・・ＳｉＯｚ膜、３６・
・・プラズマＳｉＯｚ側壁、３７・・・プラズマｎ−
Ｇ ａ Ａ ｓ層の表面、３ ９−・・ゲート金属膜、
３９′・・・ゲート電極。 第１区 （ム冫 ｌター−−Ｖ２Ｌ −５’／ ′＄ ２ （２） ｒコし 第 １
Claims (1)
- 【特許請求の範囲】 １、基板上に塗布されたホトレジスト上にパターン１を
露光する工程と、パターン１と異なる寸法のパターン２
を露光する工程と、該ホトレジスト表面を現像液に対し
て難溶化処理した後に現像する工程とを少なくとも含む
ことを特徴とする微細パターン形成法。 ２、請求項１に記した微細パターン形成法を用いてマッ
シュルーム型ゲート電極を形成したことを特徴とする電
界効果型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1049812A JPH02230710A (ja) | 1989-03-03 | 1989-03-03 | 微細パターン形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1049812A JPH02230710A (ja) | 1989-03-03 | 1989-03-03 | 微細パターン形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02230710A true JPH02230710A (ja) | 1990-09-13 |
Family
ID=12841536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1049812A Pending JPH02230710A (ja) | 1989-03-03 | 1989-03-03 | 微細パターン形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02230710A (ja) |
-
1989
- 1989-03-03 JP JP1049812A patent/JPH02230710A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0818810B1 (en) | Method of fabricating high beta HBT devices | |
| KR0130963B1 (ko) | T형 단면구조의 게이트 금속전극을 갖는 전계효과 트랜지스터의 제조방법 | |
| JPH07176544A (ja) | 半導体装置およびその製造方法 | |
| US4525448A (en) | Method of fabricating sub-half-micron-size gates on semiconductor substrates | |
| JPH02230710A (ja) | 微細パターン形成法 | |
| JPH10135239A (ja) | 半導体装置の製造方法 | |
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| JPH09181337A (ja) | 半導体素子におけるサブミクロン構造の製造方法 | |
| JP3165712B2 (ja) | 半導体装置の製造方法 | |
| JPH07176501A (ja) | 半導体装置の製造方法 | |
| JPH0684950A (ja) | 電界効果トランジスタの製造方法 | |
| JP2831774B2 (ja) | 半導体装置の製造方法 | |
| JP2962262B2 (ja) | 微細ゲート電極の形成方法 | |
| JP3141855B2 (ja) | 半導体装置の製造方法 | |
| KR20030000475A (ko) | 패턴 형성 방법 | |
| JP2591639B2 (ja) | 半導体装置の製造方法 | |
| JPH04155816A (ja) | 半導体装置の製造方法 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JPH04291733A (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JP2569336B2 (ja) | 半導体装置の製造方法 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JPS5854631A (ja) | 半導体装置の製造方法 | |
| JPH02273941A (ja) | 半導体装置の製造方法 | |
| JPS616870A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02138751A (ja) | 半導体装置の製造方法 |