JPH02231720A - 微細パターンの製造方法 - Google Patents

微細パターンの製造方法

Info

Publication number
JPH02231720A
JPH02231720A JP5248289A JP5248289A JPH02231720A JP H02231720 A JPH02231720 A JP H02231720A JP 5248289 A JP5248289 A JP 5248289A JP 5248289 A JP5248289 A JP 5248289A JP H02231720 A JPH02231720 A JP H02231720A
Authority
JP
Japan
Prior art keywords
substrate
resist
metal film
pattern
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5248289A
Other languages
English (en)
Other versions
JP2804499B2 (ja
Inventor
Hitoshi Hosono
細野 仁志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP5248289A priority Critical patent/JP2804499B2/ja
Publication of JPH02231720A publication Critical patent/JPH02231720A/ja
Priority to US07/935,345 priority patent/US5486449A/en
Application granted granted Critical
Publication of JP2804499B2 publication Critical patent/JP2804499B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 皇呈上皇机里分! 本発明は微細パターンの製造方法に関する.さらに詳し
くは、本発明はIC等の半導体素子の微細パターンの製
造方法に関する. l来坐■歪 金属膜から成るメタルパターンを基板(例えば半導体基
板)上に形成するには、逆テーパレジストパターンによ
るリフトオフ法がよく用いられている.この方法は、第
3図に示されているように、基板(1)上に断面が逆テ
ーパ状に開口しているレジスト(2) のパターン(レ
ジストパターン(4) )を形成し、この基板(1)に
対して垂直方向から金属等を蒸着(矢印)し、しかる後
レジスト(2)を除去すると共にレジスト(2)に付着
した不要な金属膜(3b)をリフトオフすることによっ
て、基板(l)上に金属Jll(3a)から成るメタル
パターンを形成する方法である.この方法によれば、レ
ジストパターン(4)が逆テーパ状に開口しているので
、基板(1)上の金属膜(3a)はレジスト(2)から
離れて形成される.このとき、破線で囲まれた部分が基
板(1)に対する最大の寸法に略対応する.また、レジ
スト(2)上に形成された不要な金属膜(3b)と、基
板(1)上の金属膜(3a)とは離れて形成されるので
、レジスト(2)を剥離液等で除去すると、レジスト(
2)上の金属膜(3b)だけが、容易にリフトオフされ
る. ところで、第5図には基板(1゛)上にソース電極(1
1).ゲート(12).  ドレイン電極(13)が設
けられているMES − FET (以下「MESトラ
ンジスタ」という)が断面的に示されている.図示のご
とく、チャネル(l4)に対応する基板(1゛)表面に
は凹部が形成され、ここにゲー} (12)が形成され
ている.例えば、このゲート(12)の形成に前記逆テ
ーパレジストパターンによるリフトオフ法を適用するに
は、まず基板(1”)に凹部を形成する必要がある.第
4図(a)〜(C)はゲート(12)の製造工程を示し
ている。まず、第4図(a)に示されているように基板
(1”)上にレジスト(2)を用いて逆テーパレジスト
パターンを形成する.レジストパターン(4)を介して
基板(1゛)のエッチングを行う(リセスエッチ)と、
第4図(b)に示されているように基板(1゛)に凹部
が形成される.これに垂直上方から金属蒸着を行うと第
4図(C)に示されているように、第3図と同様の金属
膜(3a)が基板(1”)上に形成される. が”しよ゛と る量 しかし、上記の方法によって形成される基板(1゛)上
の金属膜(3a)の幅は、レジスト(2)の開口部の幅
によって決定されるので、高密度に集積化された基板に
適用可能な更に微細なパターンを形成することはできな
いという問題がある.そこで本発明は、レジスト上の蒸
着物を容易にリフトオフして、MES}ランジスタ等の
基板上に蒸着物の微細なパターンを形成することを目的
とする. 晋   ”′ るための 上記目的を達成するため本発明では、表面側から下方に
進み途中で曲折し、更に下方へ進む形の穴を有するレジ
ストパターンを基板上に形成し、該レジストパターンを
介して前記基板にエッチングを行い、更に基板上に斜方
蒸着を行い、しかる後前記レジストパターンを除去する
ことによって前記レジストパターン上に蒸着された蒸着
物をリフトオフしている. 詐一月. このような構成によると、エッチングが施された基板上
の蒸着物はレジスト上に蒸着された蒸着物とは離れて形
成されるので、レジスト上の蒸着物を容易にリフトオフ
することができる.またレジストの開口部よりも微細な
蒸着物のパターンを形成することができる. 叉」L皿 以下、本発明の実施例を図面に基づいて説明する. 第1図は本発明の一実施.例によって蒸着物の微細パタ
ーンが形成される形態を断面的に示す工程図である.本
実施例では、まず表面側から下方に進み途中で曲折し、
更に下方へ進む形の穴(5)を有するレジストパターン
(4)を基板(1)上に形成する. 穴(5)は、オーバーハング構造を有するレジス} (
2a)と階段状構造を有するレジスト(2b)とが相対
向することによって形成されている.尚、ここでは基板
(1)はMOS}ランジスタの絶縁層等を含む概念であ
って、本実施例は種々のものに適用することができる. 次に、形成されたレジストパターン(4)を介して前記
基板(1)にエッチングを行う.エッチングは通常の方
法により、基板(1)の材質や基板(1)に設ける凹部
に応じて条件を適宜選択して行う.ついで、斜方蒸着法
により基板(1)に対して斜め上方向から金属を蒸着し
、その後レジスト(2a)(2b)を従来の技術と同様
に除去し、レジス} (2a)(2b》上に形成される
不要な金属膜(3b)をリフトオフすることによって、
基板(1)上に金属膜(3a)からなる微細パターンの
形成を行う.図示のごとく、破線で囲まれた部分が基板
(1)に対する最大の寸法に略対応する.斜方蒸着の進
行に従ってレジストパターンの開口部に金属膜(3b)
が付着していくので、基板(1)上に積層される金属膜
(3a)は上方に行くに従い幅狭になる. レジスト(2a)のオーバーハング構造のはみ出し部分
(6a)には、金属膜(3b)が形成されるが、オーバ
ーハング構造の喰い込み部分(7a)には、前記はみ出
し部分(6a)が金属膜(3b)の付着を妨げるので、
金属膜(3b)は形成されない.従って、基板(1)上
に形成される金属膜(3a)は、レジスト(2a)及び
レジスト(2a)上の金属膜(3b)とは離れて形成さ
れる.これによってレジスト(2a) (2b)を除去
すれば、不要な金属膜(3b)を容易にリフトオフする
ことができる.尚、基板(1)上の金属膜(3a)の厚
さは蒸着量によって変化するので、基板(1)上の金属
膜(3a)がはみ出し部分(6a)と接触したり、はみ
出し部分(6a)上に形成される金属膜(3b)と一体
化しないように、基板(1)上に形成される金属膜(3
a)の厚さに応じて喰い込み部分(7a)の厚さの調節
を行う.基板(1)上に形成される金属膜(3a)は、
第1図に示されているように、基板(1)との接触面の
幅がレジストパターンの開口部の幅よりも小さくなるよ
うに形成される.従って、高密度に集積化された基板(
1)に対しても適用可能な微細パターンを形成すること
ができる.基板(1)上の金属膜(3a》の幅は、基板
(1)に対する蒸着の方向,レジスト(2a) (2b
)の厚さ及びレジストパターン(4)の開口部の大きさ
によって制御されるが、本実施例の方法によれば、更に
オーバーハング構造のはみ出し部分(6a)と喰い込み
部分(7a)との比率によっても制御される。
本実施例に用いられるレジストパターン(4)は、多層
レジスト法,イメージリバーサルプロセスにおいて部分
的に露光量を変化させてポジ型レジストを露光する方法
等によって形成される。
また、本実施例において斜方蒸着に用いる金属としては
、A I2, A u等の従来から蒸着に用いられてい
る金属を使用することができる。
尚、不要な金属M (3b)をレジスト(2a) (2
b)の除去によって容易にリフトオフすることができ、
基板(1)上に微細パターンを形成しうる斜方蒸着用レ
ジストパターンとしては、第2図に示すものも挙げられ
る. しかし、第2図のレジストパターン(4)は、相対向す
るレジスト(2a) (2b)がともにオーバーハング
構造を有しており、レジス} (2b)が基vi(1)
側に喰い込み部分(7b)を有しているので、エッチン
グによって基板(1)に形成される凹部は、レジス} 
(2b)側にまで大きく形成されてしまう.従って、図
示のように基板(1)上に形成される金属膜(3a)の
サイドエッチ間隔は、レジスト(2a)側では小さい幅
(A)であるのに対し、レジスト(2b)側では大きい
幅(B)となり、基板(1)の凹部中の一方に偏った位
置に金属膜(3a)が形成されてしまう.これに対し、
第1図の本実施例ではレジスト(2b)が基IIi(1
)側ではみ出し部分(6b)を有しているので、金属膜
(3a)のサイドエッチ間隔は、レジス} (2a)及
び(2b)側のいずれにおいても等しい幅(A)となっ
ている.従って、基板(1)の凹部の中央に金属膜(3
a)を形成することができる.また、レジス} (2b
)のはみ出し部分(6b)のはみ出し量を調節すること
によって、基板(1)の凹部の任意の位置に金属膜(3
a)を形成することも可能である.上記第1図の実施例
ではMES}ランジスタについて述べたが、MOS}ラ
ンジスタについても適用することができる. 主皿立法果 以上説明したように禾発明によれば、レジスト上の蒸着
物を容易にリフトオフして、MESI−ランジスタ等の
基板上に蒸着物の微細なパターンを形成することができ
る。また、本発明によれば、基板の凹部を形成するため
のエッチングに用いるレジストパターンをそのまま蒸着
物のパターンの形成に用いることができるので、製造工
程が簡略化するという効果もある。
【図面の簡単な説明】
第1図は本発明の実施例を断面的に示す工程図であり、
第2図はそれに供する参考図である。第3図及び第4図
はそれぞれ従来例を断面的に示す工程図である.第5図
は本発明の実施例が通用されうるMES}ランジスタの
断面図である。 (1)(1’) −一一基板. (2)(2a)(2b
) − レジ久ト,(3a) (3b)一  金属膜,
(4)・−・レジストパターン,(5)・一穴. (6
a) (6b)−・はみ出し部分,(7a) <1b)
−・・一喰い込み部分. (11)−ソース電極,(1
2)一 ゲー1−.  (131− ドレイン電極。

Claims (1)

    【特許請求の範囲】
  1. (1)表面側から下方に進み途中で曲折し、更に下方へ
    進む形の穴を有するレジストパターンを基板上に形成し
    、該レジストパターンを介して前記基板にエッチングを
    行い、更に基板上に斜方蒸着を行い、しかる後前記レジ
    ストパターンを除去することによって前記レジストパタ
    ーン上に蒸着された蒸着物をリフトオフする微細パター
    ンの製造方法。
JP5248289A 1989-02-07 1989-03-03 微細パターンの製造方法 Expired - Lifetime JP2804499B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5248289A JP2804499B2 (ja) 1989-03-03 1989-03-03 微細パターンの製造方法
US07/935,345 US5486449A (en) 1989-02-07 1992-08-28 Photomask, photoresist and photolithography for a monolithic IC

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5248289A JP2804499B2 (ja) 1989-03-03 1989-03-03 微細パターンの製造方法

Publications (2)

Publication Number Publication Date
JPH02231720A true JPH02231720A (ja) 1990-09-13
JP2804499B2 JP2804499B2 (ja) 1998-09-24

Family

ID=12915937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5248289A Expired - Lifetime JP2804499B2 (ja) 1989-02-07 1989-03-03 微細パターンの製造方法

Country Status (1)

Country Link
JP (1) JP2804499B2 (ja)

Also Published As

Publication number Publication date
JP2804499B2 (ja) 1998-09-24

Similar Documents

Publication Publication Date Title
US6235626B1 (en) Method of forming a gate electrode using an insulating film with an opening pattern
JP3621221B2 (ja) 半導体装置の製造方法
JPH02183534A (ja) 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法
US6949458B2 (en) Self-aligned contact areas for sidewall image transfer formed conductors
JPH02231720A (ja) 微細パターンの製造方法
US6784036B2 (en) Method for making semiconductor device
JPH07326621A (ja) 半導体素子の微細パターン形成方法
JP2518402B2 (ja) 半導体装置の製造方法
KR100228765B1 (ko) 셀 어퍼처 마스크 제조방법
JPH0117253B2 (ja)
KR0146254B1 (ko) 게이트 전극 형성방법
JPH04206827A (ja) 微細配線の形成方法
KR100248345B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPS5877246A (ja) 多層配線構造の形成方法
JPS63209128A (ja) レジストパタ−ン形成方法
JPS60254733A (ja) パタ−ン形成法
KR100615822B1 (ko) 반도체 소자의 파티클 제거 방법
KR0122508B1 (ko) 미세콘택홀 형성방법
JPH0364933A (ja) 半導体装置の製造方法
JPS63164338A (ja) 半導体装置の製造方法
JPH02238636A (ja) 半導体装置の製造方法
KR20000074002A (ko) 티형 게이트 제조방법
JPH05136174A (ja) ゲート電極の形成方法
JPS6279677A (ja) 半導体装置の製造方法
JPH03227528A (ja) 半導体装置の製造方法