JPH02231748A - 応力減少パッケージ及び方法 - Google Patents

応力減少パッケージ及び方法

Info

Publication number
JPH02231748A
JPH02231748A JP2001627A JP162790A JPH02231748A JP H02231748 A JPH02231748 A JP H02231748A JP 2001627 A JP2001627 A JP 2001627A JP 162790 A JP162790 A JP 162790A JP H02231748 A JPH02231748 A JP H02231748A
Authority
JP
Japan
Prior art keywords
pad
integrated circuit
die
stress reduction
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001627A
Other languages
English (en)
Inventor
Jeffrey C Demmin
ジェフリー　シイ．デミン
Rajendra D Pendse
ラヘンドラ　デイ．ペンセ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH02231748A publication Critical patent/JPH02231748A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/456—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、大略、高温で製造されたプラスチック封止パ
ッケージが室温へ冷却された場合に熱膨張係数の不一致
に起因して半導体ダイヘ与えられる機械的応力を減少さ
せるパッケージ及び方法に関するものである。更に詳細
には、本発明は、プラスチック封止用物質によって半導
体ダイへ付与される機械的応力を減少させるパッケージ
及び方法に関するものである。
従来技術 異なった物質の間にそれらの物質の一方の熱膨張係数と
一致する熱膨張係数を有する第三の物質からなる応力減
少層を介在させることによって、高温で一体化され次い
で室温へ冷却される異なった物質の間の機械的応力を減
少させることは種々の適応場面において知られている。
特に、Ｈｙｎｅｓ　　ｅｔ　　ａｇ，に対して１９８２
年３月１６日に発行された米国特許第４，３２０，４１
２号は、パワートランジスタダイとリードフレームとの
間の熱膨張係数の不一致を解消するためにシリコンダイ
に対する受器を具備する銅リードフレームとシリコンパ
ワートランジスタダイとの間の中・間層として鉄−ニツ
ケルーコバルトＫｏｖａｒ合金を使用することを開示し
ている。その場合、シリコンと比較して銅の膨張におけ
る差異は、熱サイクル動作期間中に十分な応力を発生し
てパワートランジスタダイを破壊する場合がある。
この様な中間層は、シリコンと銅との間の熱膨張係数の
不一致を解消するものではあるが、従来パッケージ化さ
れているプラスチック封止型半導体集積回路ダイに関す
るより顕著な機械的応力の発生源は、エポキシ又はその
他のプラスチック封止用物質が高温で硬化され且つ室温
へ冷却される場合にその物質が収縮することから発生す
る。実際に、以下に更に詳細に説明する如く、この応力
発生源から発生する半導体集積回路ダイ上の機械的応力
は、シリコンと銅との間の熱膨張係数差から発生する機
械的応力を相殺し且つシリコンと銅との熱膨張差によっ
て誘発されるものと反対の一層大きな機械的応力を誘発
させるのに十分な大きさである。プラスチックの封止用
物質を使用することがないセラミックパッケージの場合
、銅ボンディングパッドと半導体集積回路ダイとの間の
熱膨張係数差によって誘発される機械的応力は、十分に
低いものであって、ほとんどの典型的な集積回路は、セ
ラミックパッケージにおけるこれらの応力を減少させる
ためには中間層又はその他の特別な構成を必要とするこ
とはない。しかしながら、プラスチック封止型集積回路
パッケージの場合においては、封止用物質と集積回路ダ
イとの相互作用から発生するより大きな機械的応力のた
めに、所定の性能及び条件を充足することのない多数の
パッケージ化した集積回路が発生する。
目　　的 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、封止用プラスチック
物質の収縮によって半導体集積回路ダイヘ付与される機
械的応力を減少させるためのパッケージ及び方法を提供
することを目的とする。本発明の別の目的とするところ
は、半導体集積回路ダイと例えばダイ取付けパッドなど
のような支持基板との間の熱膨張係数差に対する補償に
゛よって得られるよりも一層大きな機械的応力における
減少を与えることの可能なパッケージ及び方法を提供す
ることである。本発明の更に別の目的とするところは、
所定の性能及び条件を充足することのないプラスチック
封止型集積回路の発生数を著しく減少させたパッケージ
及び方法を提供することである。
構成 本発明に基づく応力減少パッケージは、ダイ取付けパッ
ド及び該ダイ取付けパッドに取付けた応力減少パッドを
有している。該応力減少パッドは、シリコンの熱膨張係
数と等しいか又はそれとほぼ一致する熱膨張係数を持っ
ている。シリコン集積回路ダイが、該ダイ取付けパッド
から離れて面する応力減少パッドの表面に取付けられて
いる。本発明の一側面においては、該表面は、集積回路
ダイの各側部を超えて延在する部分を持っている。
熱硬化性樹脂からなる封止用本体は、ダイ取付けパッド
と、応力減少パッドと、集積回路ダイとを封止する。熱
硬化性樹脂が、該表面部分に接着し、向上した応力減少
を発生する。本発明の別の側面においては、該応力減少
パッドは、集積回路ダイの垂直端部に近い垂直端部を持
っている。該応力減少パッドのこれらの垂直端部は、集
積回路ダイの垂直端部及び応力減少パッドの垂直端部へ
該熱硬化性樹脂によって付与される力に対向する。
実施例 以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。
第１図は、本発明に基づいて構成された集積回路パッケ
ージ１０を概略断面図で示している。パッケージ１０は
、集積回路ダイ１２を有しており、集積回路ダイ１２は
、その上表面１６に概略１４で示した複数個の拡散抵抗
を持っている。ダイ１２は、その上表面１６に形成した
例えばトランジスタ及びダイオード（不図示）などのよ
うなその他の回路部品を有している。半導体ダイ１２上
の機械的応力は、拡散抵抗１４の抵抗値をシフトさせる
。この様な抵抗値のシフトは、例えば精密なリニア集積
回路などのある種の集積回路において・筒題を発生する
。特に、この様なシフトが異なった拡散抵抗ｌ４に対し
て異なる場合、この様な抵抗値のシフトは集積回路の性
能特性を変化させる場合がある。従来のパッケージにお
いては、半導体ダイ１２は、例えば、導電性ポリイミド
をべ一スとした接着剤などで、銅ダイ取付けパッド１８
へ直接的に取付けられる。この様な従来のパッケージに
おいては、シリコンダイ１２とダイ取付けパッドとの間
の熱膨張係数の不一致及び封止用エポキシ樹脂２０の収
縮に起因して、シリコンダイ１２の機械的応力及び抵抗
１４の抵抗値のシフトが発生する。抵抗値のシフトが問
題となるような集積回路の場合、セラミックパッケージ
においては使用されることがないがエポキシ樹脂から発
生するダイ上の最大の機械的応力を除去するためにセラ
ミックパッケージで集積回路ダイをパッケージすること
が従来の解決方法である。
本発明によれば、パッケージ１０において、例えばセラ
ミックなどの、ダイ１２のシリコンの熱膨張係数と一致
するシリコン又はその他の物質からなる層２２が、銅ダ
イ取付けパッド１８とシリコンダイとの間に配置されて
いる。銅は、約１６．６　Ｘ　１　０’−’ｃ　ｍ／　
ｃ　ｍ／”Ｃの比較的高い熱膨張係数を持っている。シ
リコンはそれよりもかなり低い熱膨張係数を持っており
、約３．ＯＸＩＯ−’ｃｍ　／　ｃ　ｍ　／　”Ｃであ
る。シリコンダイ１２の熱膨張係数を一致させることに
加えて、層２２に対してシリコン以外の物質を選択する
場合、それはエポキシ封土用樹脂２０が接着するような
物質とすべきである。層２２は、シリコンダイ１２の厚
さの約半分の厚さを有するべきである。ダイ１２は、典
型的には、約１７ミル（ｍｉＩ）の厚さであるので、層
２２に対しては約８ミルの厚さが適当である。層２２は
、図示した如く、ダイ１２を超えて対称的に延在すべき
である。例えば、シリコンダイがＸの幅を持っており且
つダイ取付けパッド１８がｙの幅を持っている場合、層
２２は、（Ｘ＋ｙ）／２の幅を有するべきである。第２
ｂ図に示した如く、層２２が全ての側部においてダイ１
２を超えて同一の量だけ延在することは必要ではない。
ダイ１２は、Ｘ軸に関し両側に同一の量及び“ｙ軸に関
し両側に同一の量ダイ１２を超えて層２２が延在するよ
うに層２２の上に配置されるべきであるが、Ｘ軸の量及
びｙ軸の量は異なったものとすることが可能である。こ
の様な延長部は、封止用の樹脂２０が接着することが可
能な水平表面２１をダイ１２を超えた部分に提供するた
めに必要である。層２２の垂直端部２３は、封止用樹脂
２０が硬化中に収縮した後に封止用樹脂２０からの力に
対向することによりダイ１２の応力を防止することを助
ける。樹脂が収縮する際のこの様な樹脂に対する抵抗力
は、ダイ１２の垂直端部２５に対しての収縮する樹脂に
よって付与される力の量をも減少させる。層２２の垂直
端部２３がこの目的のために効果的であるためには、こ
れらの垂直端部がダイ１２の垂直端部２５と近いもので
あるべきである。換言すると、層１２は、垂直端部２３
の応力緩和効果が失われるような大きな範囲に亘ってダ
イを超えて延在すべきではない。ダイ１２に近い垂直端
部２５及びダイ１２を超えて延在すろ水平表面２１が存
在することの両方から利点を得るためには、層２２は、
水平表面を画定する上述した関係に従ってダイ１２を超
えて延在すべきである。その関係は、水平表面２１に対
する樹脂の接着と垂直端部２３の対向力との間に適宜の
バランスを与えることを可能とする。
層２２としてシリコンを使用することが好適である。な
ぜならば、それは、ダイ１２をダイ取付けパッド１８へ
取付けるために使用したのと同一の方法及び装置を使用
して付与することが可能だからである。実際上、シリコ
ン層２２とシリコンダイ１２の両方は、層２４及び２６
における導電性ポリイミド樹脂組成を使用してダイ取付
けパッド１８へ取付けられる。層２２に対してセラミッ
ク物質を使用する場合には、それは、真空蒸着又はスパ
ッタリングプロセスによって付与することが可能である
。このパッケージを完成するためには、封止する前に、
従来の態様で、ワイヤボンド３０によって相互接続用リ
ード２８をダイ１２へ接続させる。
次に、本発明の特定の具体的実施例について詳細に説明
する。
例Ｉ 第２ａ図及び第２ｂ図は、有限要素解析のために使用さ
れる如く、ブラスコン（Ｐｊｐａｓｋｏｎ）から市販さ
れている従来の熱硬化性エポキシ封止用樹脂２０内に封
止される代表的なダイ取付けパッド１８、シリコン応力
緩和層２２及びシリコンダイ１２構成を示している。コ
ントロール即ち対象は、ダイ取付けパッドに直接取付け
たシリコンダイ１２と共にある。理論的応力は、８ミル
Ｓｔ応力減少パッドを有するプラスチック封止パッケー
ジに対し、及び１１ミルのセラミック応力減少パッドを
有するプラスチック封止パッケージに対し、該コントロ
ール（対象）に対して市販されているＡＮＳＹＳ有限要
素解析プログラムを使用して計算した。ダイ表面１６に
おける理論的応力の計算は、以下の表■に示す如き結果
が得られた。
表Ｉ 理論的応力（Ｒｐｓｉ） 脚　　　　　　　　　　　　部　　　Ｊｘ　　　　　Ｊ
ｙコ　　ン　　ト　　ロ　　ー　　ノレ　　２５．　　
Ｏ　　　３５．　　３８ミルＳｔパッド　１７．　８　
　２６．　８１１ミルセラミックパッド　１５．６　　
２３．９１２１Ｘ１２２ミルの寸法を持っており且つ応
カセンサとしてイオン注入した抵抗を持っているピエゾ
抵抗テストシリコンダイを、導電性ポリイミド接着剤を
使用して、且つ８ミルの厚さのシリコン応力減少中間層
と共に、銅ダイボンディングパッドへ直接取付けた。該
ダイ及びシリコン応力減少層の両方は、直接ダイ取付け
サンプルと同一の態様で導電性ポリイミド接着剤で取付
けている。
次いで、これらのサンプルを、プラスコンがら得られる
熱硬化性エポキシ樹脂を１７５℃の温度カ該取付けたダ
イ及びボンディングパッドの周りにモールドすることに
より封止した。注入形成した抵抗の抵抗値のシフトを、
ダイ取付けの後及びエホキシモールトノ後ニ、ＨＰ４１
４１Ｂ　　ＤＣ電源及びＨＰ３８５２Ａデータ採取装置
からなるヒューレットパッカードシステムを使用して、
室温゜゜において測定した。各タイプの５０個のサンプ
ル寸法を使用した。その結果を表■に示してある。
表■ 平均抵抗シフト（％） サ　ン　プ　ル　ダイ取付後　モールド後コントロール
　＋２．　９０　　−５．　９３Ｓｉ応力減少層　＋１
．　４４　　−３．　　３７一般的に、約３％と４％の
間の抵抗値のシフトは、製品明細を充足することのない
部品の増加を発生し始める。ダイ取付け後及びモールド
前の結果は、大量生産のためのセラミックパッケージを
使用する場合に得られる結果と一致する。これらのパッ
ケージの場合、ダイのシフトに起因する歩留りの損失は
観察されない。しかしながら、応力減少層を設けずに製
造されたプラスチック封止集積回路（表■におけるコン
トロールに対応）は、ウエハレベルでテストした場合に
、それらの回路は性能条件を充足するものではあったが
、ダイ応力に起因して性能条件を欠落するために約３５
％の歩留り損失を発生している。上述した如き応力減少
層と共に製造した対応するプラスチック封止集積回路は
、ダイ応力に起因して性能条件を充足することを欠落す
る歩留り損失は約−４′％に過ぎない。
モールド後の抵抗値シフトにおける減少として測定する
と、応力減少層を使用することにより、４３％の改良が
得られた。有限要素解析によって理論的応力において約
２４％と２９％の間の減少が予測された。
例■ 比較のために、ＬＦ３５６　　ＢＩ−ＦＥＴオペアンプ
集積回路を、応力減少パッドなしで及び例Ｉにおけるの
と同一の態様で集積回路ダイとその銅ボンディングパッ
ドとの間に８ミルの厚さのシリコン応力減少パッドと共
にプラスチック封止でパッケージした。各々、応力減少
パッドなし及び応力減少パッド付きの１０００個の量製
造した。
オフセット電圧Ｖ。．における変化の形態でのパラメー
タシフトの測定を行ない、その結果を、平均値＋２σ（
ボルト）として表■に示してある。
表■ パ　ッ　ド無　Ｓｉ応力緩和パッド　改　良５．６６１
Ｖ　　　４．２３０Ｖ　　　２５％オフセット電圧にお
ける変化は、パッケージ前及びパッケージ後に測定した
集積回路におけるマッチさせた抵抗における差の大きさ
である。この変化は、ダイ応力に関係している。シリコ
ン応力緩和パッドを有する下側の値は、応力がかなり減
少されていることを表わしているが、この応力減少は、
オフセット電圧変化における減少と同一の割合ではない
。オフセット電圧における変化を減少すると、パッケー
ジ後の性能条件を充足することを欠落するために歩留り
損失の減少を発生させる。
以上、詳細に説明した如く、本発明の初期の目的を達成
することが可能な新規な応力減少パッケージ及び方法が
提供されることを理解することが可能である。本発明の
パッケージ及び方法は、封止用プラスチック物質の収縮
によって発生される応力を著しく減少させることを可能
とする。この応力減少は、シリコンダイ及び銅ダイボン
ディングパッドの熱膨張係数における差に基づいて予』
１されるよりも著しく大きなものである。本発明のパッ
ケージ及び方法は、性能明細及び条件を充足することが
ないようなプラスチック封止集積回路が発生する割合を
減少させる。
以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
ではなく、本発明の技術的範囲を逸脱することなしに種
々の変形が可能であることは勿論である。
【図面の簡単な説明】
第１図は、本発明に基づいて構成された応力減少パッケ
ージを示した概略断面図、第２ａ図及び第２ｂ図は第１
図に示したパッケージの一部の断面及び平面有限要素解
析ダイヤグラムを示した各説明図、である。 １０： １２： １４　： １６： １８： ２０： ２２： ２３： ２８： ３０　： （符号の説明） 集積回路パッケージ 集積回路ダイ 拡散抵抗 上表面 ダイ取付けパッド 封止用エポキシ樹脂 シリコン層 垂直端部 リード ワイヤボンド

Claims (1)

  1. 【特許請求の範囲】 １、集積回路パッケージにおいて、ダイ取付けパッド、
    前記ダイ取付けパッドに取付けた応力減少パッドを有し
    ており、前記応力減少パッドは、シリコンの熱膨張係数
    と等しいか又はほぼ一致する熱膨張係数を持っており、
    前記ダイ取付けパッドから離れて面する前記応力減少パ
    ッドの表面に取付けられたシリコン集積回路ダイを有し
    ており、前記表面は前記集積回路ダイの各側部を超えて
    延在する部分を持っており、前記ダイ取付けパッドと前
    記応力減少パッドと前記集積回路ダイの周りに設けられ
    た熱硬化性樹脂からなる封止用本体を有しており、前記
    熱硬化性樹脂が前記表面部分に接着して向上した応力減
    少を発生させていることを特徴とする集積回路パッケー
    ジ。 ２、特許請求の範囲第１項において、前記応力減少パッ
    ドがシリコンパッドであることを特徴とする集積回路パ
    ッケージ。 ３、特許請求の範囲第１項において、前記熱硬化性樹脂
    がエポキシ樹脂であることを特徴とする集積回路パッケ
    ージ。 ４、特許請求の範囲第１項において、前記ダイ取付けパ
    ッドが銅パッドであることを特徴とする集積回路パッケ
    ージ。 ５、特許請求の範囲第１項において、前記集積回路ダイ
    が、前記応力減少パッド上に対称的に配置されており、
    且つ前記応力減少パッドが約（ｘ＋ｙ）／２の幅を持っ
    ており、ｘは前記集積回路ダイの幅であり且つｙは前記
    ダイ取付けパッドの幅であることを特徴とする集積回路
    パッケージ。 ６、特許請求の範囲第１項において、前記ダイ取付けパ
    ッドが銅パッドであり且つ前記応力減少パッドがシリコ
    ンパッドであることを特徴とする集積回路パッケージ。 ７、特許請求の範囲第６項において、前記応力減少パッ
    ドが前記ダイ取付けパッドと前記応力減少パッドとの間
    の導電性ポリイミド樹脂からなる第一層によって前記ダ
    イ取付けパッドへ取付けられていることを特徴とする集
    積回路パッケージ。 ８、特許請求の範囲第７項において、前記シリコン集積
    回路が、前記応力減少パッドと前記シリコン集積回路と
    の間の導電性ポリイミド樹脂からなる第二層によって前
    記応力減少パッドへ取付けられていることを特徴とする
    集積回路パッケージ。 ９、特許請求の範囲第１項において、前記応力減少パッ
    ドが、前記集積回路ダイの厚さの約半分の厚さを持って
    いることを特徴とする集積回路パッケージ。 １０、特許請求の範囲第１項において、前記応力減少パ
    ッドが、前記集積回路ダイの垂直端部に近い垂直端部を
    持っており、前記応力減少パッドの垂直端部は、前記集
    積回路ダイへ前記熱硬化性樹脂によって付与される応力
    を減少するために前記集積回路ダイへ及び前記応力減少
    パッドの前記垂直端部に対し前記熱硬化性樹脂によって
    付与される力に対向することを特徴とする集積回路パッ
    ケージ。 １１、集積回路パッケージにおいて、ダイ取付けパッド
    及び前記ダイ取付けパッドに取付けられた応力減少パッ
    ドが設けられており、前記応力減少パッドはシリコンの
    熱膨張係数に等しいか又はそれとほぼ一致する熱膨張係
    数を持っており、前記ダイ取付けパッドから離れる方向
    に面する前記応力減少パッドの表面に取付けてシリコン
    集積回路が設けられており、且つ前記ダイ取付けパッド
    と前記応力減少パッドと前記集積回路ダイの周りに熱硬
    化性樹脂からなる封止用本体が設けられており、前記応
    力減少パッドは前記集積回路ダイの垂直端部に近い垂直
    端部を持っており、前記応力減少パッドの垂直端部は前
    記集積回路ダイへ前記熱硬化性樹脂によって付与される
    応力を減少するために前記集積回路ダイへ及び前記応力
    減少パッドの前記垂直端部へ前記熱硬化性樹脂によって
    付与される力に対向することを特徴とする集積回路パッ
    ケージ。 １２、特許請求の範囲第１１項において、前記応力減少
    パッドがシリコンパッドであることを特徴とする集積回
    路パッケージ。 １３、特許請求の範囲第１１項において、前記熱硬化性
    樹脂がエポキシ樹脂であることを特徴とする集積回路パ
    ッケージ。 １４、特許請求の範囲第１１項において、前記ダイ取付
    けパッドが銅パッドであることを特徴とする集積回路パ
    ッケージ。 １５、特許請求の範囲第１１項において、前記ダイ取付
    けパッドが銅パッドであり且つ前記応力減少パッドがシ
    リコンパッドであることを特徴とする集積回路パッケー
    ジ。 １６、特許請求の範囲第１５項において、前記応力減少
    パッドが前記ダイ取付けパッドと前記応力減少パッドと
    の間の導電性ポリイミド樹脂からなる第一層によって前
    記ダイ取付けパッドへ取付けられていることを特徴とす
    る集積回路パッケージ。 １７、特許請求の範囲第１６項において、前記シリコン
    集積回路が前記応力減少パッドと前記シリコン集積回路
    との間の導電性ポリイミド樹脂からなる第二層によって
    前記応力減少パッドへ取付けられていることを特徴とす
    る集積回路パッケージ。 １８、特許請求の範囲第１１項において、前記応力減少
    パッドが前記集積回路ダイの厚さの約半分の厚さを持っ
    ていることを特徴とする集積回路パッケージ。 １９、封止したシリコン集積回路ダイにおいて機械的応
    力を減少させる方法において、ダイ取付けパッド上にシ
    リコンの熱膨張係数と等しいか又はほぼ一致する熱膨張
    係数を持った物質からなる応力減少パッドを取付け、集
    積回路ダイを前記応力減少パッド上に取付け、前記応力
    減少パッドは前記集積回路ダイの各側部を超えて延在す
    る集積回路ダイに面する表面を持っており、前記集積回
    路ダイと応力減少パッドとダイ取付けパッドとを前記応
    力減少パッドの表面へ接着するような高温で熱硬化性樹
    脂で封止し、且つ前記熱硬化性樹脂を冷却させることを
    特徴とする方法。 ２０、特許請求の範囲第１９項において、前記応力減少
    パッドがシリコンパッドであることを特徴とする方法。 ２１、特許請求の範囲第１９項において、前記熱硬化性
    樹脂がエポキシ樹脂であることを特徴とする方法。 ２２、特許請求の範囲第１９項において、前記ダイ取付
    けパッドが銅パッドであることを特徴とする方法。 ２３、特許請求の範囲第１９項において、前記集積回路
    ダイが前記応力減少パッド上に対称的に配置されており
    、且つ前記応力減少パッドが約（ｘ＋ｙ）／２の幅を持
    っており、ｘは前記集積回路ダイの幅であり且つｙは前
    記ダイ取付けパッドの幅であることを特徴とする方法。 ２４、特許請求の範囲第１９項において、前記ダイ取付
    けパッドが銅パッドであり且つ前記応力減少パッドがシ
    リコンパッドであることを特徴とする方法。 ２５、特許請求の範囲第２４項において、前記応力減少
    パッドが、前記ダイ取付けパッドと前記応力減少パッド
    との間の導電性ポリイミド樹脂からなる第一層と共に、
    前記ダイ取付けパッドへ取付けられていることを特徴と
    する方法。 ２６、特許請求の範囲第２５項において、前記集積回路
    が、前記応力減少パッドと前記シリコン集積回路との間
    の導電性ポリイミド樹脂の第二層と共に、前記応力減少
    パッドへ取付けられていることを特徴とする方法。 ２７、封止したシリコン集積回路ダイにおいて機械的応
    力を減少させる方法において、ダイ取付けパッド上にシ
    リコンの熱膨張係数と等しいか又はほぼ一致する熱膨張
    係数を持った物質からなる応力減少パッドを取付け、前
    記応力減少パッドは集積回路ダイの垂直端部に近い垂直
    端部を持っており、前記集積回路ダイを前記応力減少パ
    ッド上に取付け、前記集積回路ダイと応力減少パッドと
    ダイ取付けパッドとを高温状態で熱硬化性樹脂で封止し
    、且つ前記熱硬化性樹脂を冷却させ、前記応力減少パッ
    ドの垂直端部が前記集積回路ダイへ前記熱硬化性樹脂に
    よって付与される応力を減少するために前記集積回路ダ
    イに対し及び前記応力減少パッドの垂直端部に対し前記
    熱硬化性樹脂によって付与される力に対向することを特
    徴とする方法。 ２８、特許請求の範囲第２７項において、前記応力減少
    パッドがシリコンパッドであることを特徴とする方法。 ２９、特許請求の範囲第２７項において、前記熱硬化性
    樹脂がエポキシ樹脂であることを特徴とする方法。 ３０、特許請求の範囲第２７項において、前記ダイ取付
    けパッドが銅パッドであることを特徴とする方法。 ３１、特許請求の範囲第２７項において、前記ダイ取付
    けパッドが銅パッドであり且つ前記応力減少パッドがシ
    リコンパッドであることを特徴とする方法。 ３２、特許請求の範囲第３１項において、前記応力減少
    パッドが、前記ダイ取付けパッドと前記応力減少パッド
    との間の導電性ポリイミド樹脂からなる第一層と共に、
    前記ダイ取付けパッドに取付けられていることを特徴と
    する方法。 ３３、特許請求の範囲第３１項において、前記集積回路
    が、前記応力減少パッドと前記シリコン集積回路との間
    において導電性ポリイミド樹脂からなる第二層と共に、
    前記応力減少パッドへ取付けられていることを特徴とす
    る方法。
JP2001627A 1989-01-10 1990-01-10 応力減少パッケージ及び方法 Pending JPH02231748A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US295,595 1989-01-10
US07/295,595 US5049976A (en) 1989-01-10 1989-01-10 Stress reduction package and process

Publications (1)

Publication Number Publication Date
JPH02231748A true JPH02231748A (ja) 1990-09-13

Family

ID=23138391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001627A Pending JPH02231748A (ja) 1989-01-10 1990-01-10 応力減少パッケージ及び方法

Country Status (2)

Country Link
US (1) US5049976A (ja)
JP (1) JPH02231748A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196918A (en) * 1989-08-28 1993-03-23 Sumitomo Electric Industries, Ltd. Integrated circuit device and method for manufacturing the same
JPH0590452A (ja) * 1991-09-25 1993-04-09 Sony Corp 樹脂封止型半導体装置
KR970008355B1 (ko) * 1992-09-29 1997-05-23 가부시키가이샤 도시바 수지밀봉형 반도체장치
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
USRE40061E1 (en) 1993-04-06 2008-02-12 Micron Technology, Inc. Multi-chip stacked devices
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
DE19808193B4 (de) 1998-02-27 2007-11-08 Robert Bosch Gmbh Leadframevorrichtung und entsprechendes Herstellungsverfahren
KR100343454B1 (ko) * 1999-11-09 2002-07-11 박종섭 웨이퍼 레벨 패키지
US10229870B2 (en) * 2012-11-30 2019-03-12 Infineon Technologies Ag Packaged semiconductor device with tensile stress and method of making a packaged semiconductor device with tensile stress
US9093437B2 (en) * 2012-12-04 2015-07-28 Infineon Technologies Ag Packaged vertical power device comprising compressive stress and method of making a packaged vertical power device
US10032726B1 (en) * 2013-11-01 2018-07-24 Amkor Technology, Inc. Embedded vibration management system
US9355968B2 (en) * 2014-06-13 2016-05-31 Maxim Integrated Products, Inc. Silicon shield for package stress sensitive devices
US9691637B2 (en) 2015-10-07 2017-06-27 Nxp Usa, Inc. Method for packaging an integrated circuit device with stress buffer
US20210296196A1 (en) * 2020-03-20 2021-09-23 Texas Instruments Incorporated Semiconductor device package with reduced stress

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3284176A (en) * 1963-10-28 1966-11-08 North American Aviation Inc Bonded metallic and metalized ceramic members and method of making
NL157456B (nl) * 1968-07-30 1978-07-17 Philips Nv Halfgeleiderinrichting in een isolerende kunststofomhulling.
US3588632A (en) * 1968-11-12 1971-06-28 Josuke Nakata Structurally reinforced semiconductor device
US3609471A (en) * 1969-07-22 1971-09-28 Gen Electric Semiconductor device with thermally conductive dielectric barrier
US3718107A (en) * 1971-08-24 1973-02-27 Continental Can Co Method of making stress relieved containers
US3740619A (en) * 1972-01-03 1973-06-19 Signetics Corp Semiconductor structure with yieldable bonding pads having flexible links and method
US3733525A (en) * 1972-03-20 1973-05-15 Collins Radio Co Rf microwave amplifier and carrier
US3823772A (en) * 1972-12-08 1974-07-16 Varian Associates Electrical insulator assembly
US3896479A (en) * 1973-09-24 1975-07-22 Bell Telephone Labor Inc Reduced stresses in iii-v semiconductor devices
US4320412A (en) * 1977-06-23 1982-03-16 Western Electric Co., Inc. Composite material for mounting electronic devices
US4211354A (en) * 1978-04-06 1980-07-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for alleviating thermal stress damage in laminates
US4204628A (en) * 1978-07-24 1980-05-27 General Electric Company Method for thermo-compression diffusion bonding
DE2845716C2 (de) * 1978-10-20 1985-08-01 Volkswagenwerk Ag, 3180 Wolfsburg Thermisch hoch beanspruchbare Verbindung
US4315591A (en) * 1979-03-08 1982-02-16 General Electric Company Method for thermo-compression diffusion bonding a structured copper strain buffer to each side of a substrateless semiconductor device wafer
US4257156A (en) * 1979-03-09 1981-03-24 General Electric Company Method for thermo-compression diffusion bonding each side of a substrateless semiconductor device wafer to respective structured copper strain buffers
US4427993A (en) * 1980-11-21 1984-01-24 General Electric Company Thermal stress relieving bimetallic plate
US4445271A (en) * 1981-08-14 1984-05-01 Amp Incorporated Ceramic chip carrier with removable lead frame support and preforated ground pad
US4451973A (en) * 1981-04-28 1984-06-05 Matsushita Electronics Corporation Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor
US4656499A (en) * 1982-08-05 1987-04-07 Olin Corporation Hermetically sealed semiconductor casing
US4572757A (en) * 1984-01-23 1986-02-25 The Jade Corporation Method of making a microcircuit substrate

Also Published As

Publication number Publication date
US5049976A (en) 1991-09-17

Similar Documents

Publication Publication Date Title
KR100222157B1 (ko) 반도체 패키지
JP3332516B2 (ja) 露出裏面を有する熱強化型半導体デバイスと、その製造方法
US5528076A (en) Leadframe having metal impregnated silicon carbide mounting area
US4878106A (en) Semiconductor circuit packages for use in high power applications and method of making the same
JPH02231748A (ja) 応力減少パッケージ及び方法
US20180151461A1 (en) Stiffener for fan-out wafer level packaging and method of manufacturing
US12119280B2 (en) Semiconductor device package with reduced stress
US6576491B1 (en) Methods for producing high reliability lead frame and packaging semiconductor die using such lead frame
US9691637B2 (en) Method for packaging an integrated circuit device with stress buffer
JPH0263142A (ja) モールド・パッケージおよびその製造方法
KR900007302B1 (ko) 반도체 장치
JPS6077446A (ja) 封止半導体装置
CN112490199A (zh) 半导体装置封装和其封装方法
JPS6315448A (ja) 半導体装置
TW591727B (en) Method for producing a protection for chip edges and arrangement for the protection of chip edges
JPH0345542B2 (ja)
Pendse et al. Parametric shifts in devices: Role of packaging variables and some novel solutions
JPS6340352A (ja) 電子部品用リ−ドフレ−ム
JPH03116939A (ja) 半導体素子の樹脂封止方法
JPS63107050A (ja) 樹脂封止型半導体装置
JPH0745960Y2 (ja) 樹脂封止型半導体装置
JPH03296250A (ja) 樹脂封止型半導体装置
US20230102688A1 (en) Flip chip semiconductor device package with mold compound seal
JPH03265161A (ja) 樹脂封止型半導体装置
JPS61240664A (ja) 半導体装置