JPH02234222A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPH02234222A JPH02234222A JP1055366A JP5536689A JPH02234222A JP H02234222 A JPH02234222 A JP H02234222A JP 1055366 A JP1055366 A JP 1055366A JP 5536689 A JP5536689 A JP 5536689A JP H02234222 A JPH02234222 A JP H02234222A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- data
- register
- mantissa
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路に関し、特に浮動小数点演算
を行う演算処理装置に関する。
を行う演算処理装置に関する。
近年、半導体集積回路の進展により、集積度の高いＬＳ
Ｉが可能となっており、マイクロコンピュータなどの演
算処理装置の性能、機能の向上が図られている。性能の
面で浮勤小数点データを取り扱える浮動小数点演算処理
装置がある。
Ｉが可能となっており、マイクロコンピュータなどの演
算処理装置の性能、機能の向上が図られている。性能の
面で浮勤小数点データを取り扱える浮動小数点演算処理
装置がある。
浮動小数点演算装置でのデータは、指数部と仮数部から
なりこの演算を行う部分はそれぞれ指数部演算部と仮数
部演算部とで構成される。
なりこの演算を行う部分はそれぞれ指数部演算部と仮数
部演算部とで構成される。
第２図に従来の浮動小数点演算処理装置の構成例を示す
。
。
第２図において、演算の対象となるデータは、それぞれ
レジスタｌＯとレジスタ１１に入力される．次に、それ
ぞれのデータは、指数部と仮数部のデータにより構成さ
れているため、演算器としては、レジスタ１０の上位ビ
ットの指数部データとレジスタｌ１の上位ビットの指数
部データは指数部演算器に入力され、それぞれの下位ビ
ットの仮数部データは仮数部演算器に入力される。そし
て、それぞれの演算器により演算された結果はレジスタ
１２に１つの浮動小数点データの指数部データ及び仮数
部データとして入力される。したがって、演算そのもの
は指数部、仮数部それぞれ独立に行われることになり、
仮数部でのオーバーフローや指数部での演算による例外
処理のほかは、相互に関係することはない。
レジスタｌＯとレジスタ１１に入力される．次に、それ
ぞれのデータは、指数部と仮数部のデータにより構成さ
れているため、演算器としては、レジスタ１０の上位ビ
ットの指数部データとレジスタｌ１の上位ビットの指数
部データは指数部演算器に入力され、それぞれの下位ビ
ットの仮数部データは仮数部演算器に入力される。そし
て、それぞれの演算器により演算された結果はレジスタ
１２に１つの浮動小数点データの指数部データ及び仮数
部データとして入力される。したがって、演算そのもの
は指数部、仮数部それぞれ独立に行われることになり、
仮数部でのオーバーフローや指数部での演算による例外
処理のほかは、相互に関係することはない。
前述した従来の浮動小数点演算を扱う演算処理装置で、
固定小数点演算を行う場合、演算精度の面で演算処理装
置の持つ仮数部のデータ精度で演算するしかなく、デー
タバス自体がもつビット長のデータ精度を要求されると
き、従来の演算処理装置では演算できないという欠点を
持つ。
固定小数点演算を行う場合、演算精度の面で演算処理装
置の持つ仮数部のデータ精度で演算するしかなく、デー
タバス自体がもつビット長のデータ精度を要求されると
き、従来の演算処理装置では演算できないという欠点を
持つ。
本発明は、浮動小数点演算処理装置において、演算スヘ
き二つのデータを格納する二つのレジスタと浮動小数点
データの演算を行う指数部演算器と仮数部演算器とをも
ち、指数部演算器が仮数部演算器の演算機能と同等の機
能を持ち、かつ、仮数部演算器の演算結果による信号を
指数部演算器に入力し、指数部データ長と仮数部データ
長を合わせ持ったデータ長の固定小数点演算を行う制御
回路と仮数部演算器と指数部演算器とで演算された演算
結果を格納するレジスタを有している。
き二つのデータを格納する二つのレジスタと浮動小数点
データの演算を行う指数部演算器と仮数部演算器とをも
ち、指数部演算器が仮数部演算器の演算機能と同等の機
能を持ち、かつ、仮数部演算器の演算結果による信号を
指数部演算器に入力し、指数部データ長と仮数部データ
長を合わせ持ったデータ長の固定小数点演算を行う制御
回路と仮数部演算器と指数部演算器とで演算された演算
結果を格納するレジスタを有している。
本発明の一実施例を第１図に示す。第１図において、レ
ジスタｌとレジスタ２は演算データを格納するレジスタ
であり、演算器３は浮動小数点データの指数部データを
演算する演算手段であり、演算器４は浮動小数点データ
の仮数部データを演算する演算手段であり、レジスタ５
は演算器３と演算器４の演算結果を格納するレジスタで
あり、制御回路６は演算器３と演算器４に対し、浮動小
数点演算を行うかもしくは固定小数点演算を行うかの制
御信号を発生する制御回路である．木発明の動作を第１
図を用いて説明する。まず、浮動小数点演算を行う場合
を考える。演算装置で演算する浮動小数点データはデー
タバスよりレジスタ１およびレジスタ２に入力される。
ジスタｌとレジスタ２は演算データを格納するレジスタ
であり、演算器３は浮動小数点データの指数部データを
演算する演算手段であり、演算器４は浮動小数点データ
の仮数部データを演算する演算手段であり、レジスタ５
は演算器３と演算器４の演算結果を格納するレジスタで
あり、制御回路６は演算器３と演算器４に対し、浮動小
数点演算を行うかもしくは固定小数点演算を行うかの制
御信号を発生する制御回路である．木発明の動作を第１
図を用いて説明する。まず、浮動小数点演算を行う場合
を考える。演算装置で演算する浮動小数点データはデー
タバスよりレジスタ１およびレジスタ２に入力される。
レジスタ１とレジスタ２に格納されたデータのうち指数
部データはそれぞれ演算器３０入力となる。また、レジ
スタ１とレジスタ２の仮数部データはそれぞれ演算器４
に入力される。この場合、浮動小数点演算のため制御回
路６では、浮動小数点演算を示す制御信号ａがアクティ
ブとなり、演算器３では指数部演算が行われ、演算器４
では仮数部演算が行われる。そして、それぞれの演算器
で演算された結果は、レジスタ５に指数部データおよび
仮数部データとして入力される。
部データはそれぞれ演算器３０入力となる。また、レジ
スタ１とレジスタ２の仮数部データはそれぞれ演算器４
に入力される。この場合、浮動小数点演算のため制御回
路６では、浮動小数点演算を示す制御信号ａがアクティ
ブとなり、演算器３では指数部演算が行われ、演算器４
では仮数部演算が行われる。そして、それぞれの演算器
で演算された結果は、レジスタ５に指数部データおよび
仮数部データとして入力される。
次に、固定小数演算を行う場合を考える。
レジスタ１およびレジスタ２にデータバスより入力され
た固定小数点データは、それぞれ指数部、および仮数部
に相当する上位ビット、および下位ビットに分かれて上
位ビットは演算器３に入力され、下位ビットは演算器４
に入力される。このとき、制御回路６では、仮数部演算
を示す制御信号ｂがアクティブとなり、演算器４では、
符号ビットを含まない固定小数点演算が行われる。演算
器３では、最上位ビットを符号ビットとみなし、通常の
固定小数点演算が行われるが、このとき演算器４での演
算によって生じるキャリービットは演算器３に入力され
、演算器３での演算に用いられる。以上述べたようにし
て、演算器３を上位桁、演算器４を下位桁として演算器
３と演算器４を結合した形のデータ精度をもった固定小
数点演算を行う。
た固定小数点データは、それぞれ指数部、および仮数部
に相当する上位ビット、および下位ビットに分かれて上
位ビットは演算器３に入力され、下位ビットは演算器４
に入力される。このとき、制御回路６では、仮数部演算
を示す制御信号ｂがアクティブとなり、演算器４では、
符号ビットを含まない固定小数点演算が行われる。演算
器３では、最上位ビットを符号ビットとみなし、通常の
固定小数点演算が行われるが、このとき演算器４での演
算によって生じるキャリービットは演算器３に入力され
、演算器３での演算に用いられる。以上述べたようにし
て、演算器３を上位桁、演算器４を下位桁として演算器
３と演算器４を結合した形のデータ精度をもった固定小
数点演算を行う。
本発明によると、従来の浮動小数点演算装置では、固定
小数点演算を行うとき、仮数部演算器のデータ精度しか
演算できないのに対し、演算部の指数部演算部と仮数部
演算部とを用いて固定小数点演算を行うため、データ精
度を演算装置の持つデータピット長をそのままとること
ができるため、演算装置の演算精度を向上することがで
きる。
小数点演算を行うとき、仮数部演算器のデータ精度しか
演算できないのに対し、演算部の指数部演算部と仮数部
演算部とを用いて固定小数点演算を行うため、データ精
度を演算装置の持つデータピット長をそのままとること
ができるため、演算装置の演算精度を向上することがで
きる。
第１図は本発明の演算処理装置の一実施例を示し、第２
図は従来の演算処理装置の例を示す。 １，２，５，１０，１１．１２・・・・・・レジスタ、
３，４・・・・・・演算器、６・・・・・・制御回路、
１３・・・・・・指数部演算器、１４・・・・・・仮数
部演算器。 代理人 弁理士 内 原 晋 洋
図は従来の演算処理装置の例を示す。 １，２，５，１０，１１．１２・・・・・・レジスタ、
３，４・・・・・・演算器、６・・・・・・制御回路、
１３・・・・・・指数部演算器、１４・・・・・・仮数
部演算器。 代理人 弁理士 内 原 晋 洋
Claims (1)
- 浮動小数点演算を行う演算処理装置において、演算すべ
き二つのデータを格納する第一および第二のレジスタと
前記第一のレジスタのデータの下位桁と前記第二のレジ
スタのデータの下位桁とを入力し、浮動小数点演算の仮
数部演算と固定小数点演算の下位演算を行う第一の演算
器と、前記第一のレジスタのデータの上位桁と前記第二
のレジスタのデータの上位桁とを入力とし、浮動小数点
演算の指数部演算と前記第一の演算器からの桁上げ信号
をうけ固定小数点演算の上位演算を行う第二の演算器と
、前記第一の演算器の演算結果と前記第二の演算器の演
算結果を格納する第三のレジスタと、前記第一の演算器
と前記第二の演算器の制御を行う制御回路とを具備し、
前記制御回路が浮動小数点演算の指定信号と固定小数演
算の指定信号を発生することを特徴とする演算処理装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055366A JPH02234222A (ja) | 1989-03-07 | 1989-03-07 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055366A JPH02234222A (ja) | 1989-03-07 | 1989-03-07 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02234222A true JPH02234222A (ja) | 1990-09-17 |
Family
ID=12996488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1055366A Pending JPH02234222A (ja) | 1989-03-07 | 1989-03-07 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02234222A (ja) |
-
1989
- 1989-03-07 JP JP1055366A patent/JPH02234222A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5631859A (en) | Floating point arithmetic unit having logic for quad precision arithmetic | |
| US6240433B1 (en) | High accuracy estimates of elementary functions | |
| US6138135A (en) | Propagating NaNs during high precision calculations using lesser precision hardware | |
| JPH0727456B2 (ja) | 浮動小数点演算装置 | |
| JPH03208170A (ja) | 数学関数の近似を計算する数値システム及び計算法 | |
| JPH02294819A (ja) | 浮動小数点数演算処理装置 | |
| US4545022A (en) | Fractional calculator | |
| JPH02294820A (ja) | 浮動小数点数演算処理装置および演算処理方法 | |
| US4928259A (en) | Sticky bit predictor for floating-point multiplication | |
| JP3313560B2 (ja) | 浮動小数点演算処理装置 | |
| US5247471A (en) | Radix aligner for floating point addition and subtraction | |
| JPS62191926A (ja) | 演算装置 | |
| US6912559B1 (en) | System and method for improving the accuracy of reciprocal square root operations performed by a floating-point unit | |
| JP2695178B2 (ja) | 演算回路 | |
| EP0738959A1 (en) | Method and apparatus for finding arctangents | |
| Hull et al. | Specifications for a variable-precision arithmetic coprocessor. | |
| JPH04172526A (ja) | 浮動小数点除算器 | |
| JPH0540605A (ja) | 浮動小数点乗算装置 | |
| JPH03269621A (ja) | 演算処理装置 | |
| JPH01282633A (ja) | 非正規化数の処理方式 | |
| Shapran et al. | DIVISION USING THE BASE RADIX16 NUMBER SYSTEM TO FORM FRACTION DIGITS | |
| SU943709A1 (ru) | Арифметико-логическое устройство | |
| JPS6194144A (ja) | 浮動小数点加算回路 | |
| JPS6033629A (ja) | 演算装置 | |
| JPS61292742A (ja) | 演算装置 |