JPH0418744A - 半導体ウェーハ支持方法 - Google Patents
半導体ウェーハ支持方法Info
- Publication number
- JPH0418744A JPH0418744A JP2122483A JP12248390A JPH0418744A JP H0418744 A JPH0418744 A JP H0418744A JP 2122483 A JP2122483 A JP 2122483A JP 12248390 A JP12248390 A JP 12248390A JP H0418744 A JPH0418744 A JP H0418744A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor
- support
- semiconductor wafer
- supporting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体ウェーハ処理装置における半導体つl〜ハ支持方
法に関し、 半導体ウェーハに形成されている絶縁膜の膜厚精度劣化
を招かないで、且つ極端なコスト増を必要としないで、
半導体ウェーハの金属汚染を少なくさせるようにするこ
とを目的とし、 半導体ウェーハに支持部材を当接して該ウェーハを支持
するに際しζ、該ウェーハ表面の前記当接箇所を含む局
部領域に該ウェーハの半導体を反応させた半導体化合物
膜を形成してから、該支持部材を当接するように構成し
、特に、前記半導体化合物)j々は、前記ウェーハに前
記支持部材を当接する直前に、該化合物膜の構成元素を
含む雰囲気で、該ウェーハと該支持部材との間に、該ウ
ェーハを負側にした直流のプラズマ放電を起こさせて形
成するように構成する。
法に関し、 半導体ウェーハに形成されている絶縁膜の膜厚精度劣化
を招かないで、且つ極端なコスト増を必要としないで、
半導体ウェーハの金属汚染を少なくさせるようにするこ
とを目的とし、 半導体ウェーハに支持部材を当接して該ウェーハを支持
するに際しζ、該ウェーハ表面の前記当接箇所を含む局
部領域に該ウェーハの半導体を反応させた半導体化合物
膜を形成してから、該支持部材を当接するように構成し
、特に、前記半導体化合物)j々は、前記ウェーハに前
記支持部材を当接する直前に、該化合物膜の構成元素を
含む雰囲気で、該ウェーハと該支持部材との間に、該ウ
ェーハを負側にした直流のプラズマ放電を起こさせて形
成するように構成する。
本発明は、半導体ウェーハ処理装置における半導体ウェ
ーハ支持方法に関する。
ーハ支持方法に関する。
近年、半導体装置の微細化に伴い、その製造工程では、
半導体ウェーハ処理装置内における金属汚染の影響が益
々重要になりつつある。
半導体ウェーハ処理装置内における金属汚染の影響が益
々重要になりつつある。
即ち、ウェーハが金属で汚染されると、p−n接合部に
おけるリーク電流の増大、絶縁膜の耐電圧劣化、などの
悪影響が表れ、一方微細デバイスばこれらの悪影響に対
し益々敏感になっているためである。
おけるリーク電流の増大、絶縁膜の耐電圧劣化、などの
悪影響が表れ、一方微細デバイスばこれらの悪影響に対
し益々敏感になっているためである。
そこで、半導体ウェーハ処理装置における半導体ウェー
への支持は、ウェーハの金属汚染が少ないようムこする
ことが望まれる。
への支持は、ウェーハの金属汚染が少ないようムこする
ことが望まれる。
上記金属汚染の汚染源は、イオンビームやプラズマを利
用する半導体ウェーハ処理装置自身の構成部材である場
合が多い。そして、ウェーハの表面を汚染した金属は、
その後のイオン衝撃によって浅く (数10〜100人
程度の深さに)ノックオン注入されてしまう。
用する半導体ウェーハ処理装置自身の構成部材である場
合が多い。そして、ウェーハの表面を汚染した金属は、
その後のイオン衝撃によって浅く (数10〜100人
程度の深さに)ノックオン注入されてしまう。
このよ・うな汚染を軽減するために、従来、シリコンウ
ェーハへのイオンビーム照射などにおいて番よ、予めウ
ェーハ全面を薄いシリコン酸化膜保護膜で被っておき、
ビーム照射後に、表面に何着した更には浅(ノックオン
注入された汚染金属共々この酸化膜保護膜をエツチング
除去することが行われている。
ェーハへのイオンビーム照射などにおいて番よ、予めウ
ェーハ全面を薄いシリコン酸化膜保護膜で被っておき、
ビーム照射後に、表面に何着した更には浅(ノックオン
注入された汚染金属共々この酸化膜保護膜をエツチング
除去することが行われている。
また、S I M OX (Separation b
y ImplantedOxygen)など特にイオン
ビーム照射量が多く汚染も多いと考えられる処理装置で
は、ビーム照射範囲の構成部材すべてに対しシリコン被
覆を施すなどの対策が取られていた。
y ImplantedOxygen)など特にイオン
ビーム照射量が多く汚染も多いと考えられる処理装置で
は、ビーム照射範囲の構成部材すべてに対しシリコン被
覆を施すなどの対策が取られていた。
C発明が解決しようとする課題〕
しかしながら、前記酸化膜保護膜を設ける方法は、その
保護膜のエツチング除去の際に予め形成されている他の
酸化膜、例えばフィールド絶縁膜などもエツチングされ
るので、半導体デバイスの一層の微細化により酸化膜等
の厚さ精度が厳しくなると、その精度維持が困難となる
問題がある。
保護膜のエツチング除去の際に予め形成されている他の
酸化膜、例えばフィールド絶縁膜などもエツチングされ
るので、半導体デバイスの一層の微細化により酸化膜等
の厚さ精度が厳しくなると、その精度維持が困難となる
問題がある。
また、STMOX装置のように多くの構成部材にシリコ
ン被覆することは、そのコスト、更にはwj、覆膜維持
のための保守コストが非常に高くつく問題がある。
ン被覆することは、そのコスト、更にはwj、覆膜維持
のための保守コストが非常に高くつく問題がある。
ところで、本発明者は、多くの経験から、半導体ウェー
ハ処理装置におけるウェーハの金属汚染の汚染源が主と
してウェーハの支持部材である知見を得た。
ハ処理装置におけるウェーハの金属汚染の汚染源が主と
してウェーハの支持部材である知見を得た。
即ち、上記支持部材は、ウェーハ主面に直接当接されて
金属を付着させ、またウェーハと共にイオンビームやプ
ラズマに曝された時にスパッタされて近傍に金属を振り
まくことにより、他の構成部材よりも汚染作用が顕著で
あるためと思われる。
金属を付着させ、またウェーハと共にイオンビームやプ
ラズマに曝された時にスパッタされて近傍に金属を振り
まくことにより、他の構成部材よりも汚染作用が顕著で
あるためと思われる。
本発明は、半導体ウェーハに形成されている絶縁膜の膜
厚精度劣化を招かないで、且つ極端なコスト増を必要と
しないで、半導体ウェーハの金属汚染を少なくさせる半
導体ウェーハ支持方法の提供を目的とする。
厚精度劣化を招かないで、且つ極端なコスト増を必要と
しないで、半導体ウェーハの金属汚染を少なくさせる半
導体ウェーハ支持方法の提供を目的とする。
上記目的を達成するために、本発明の半導体ウェーハ支
持方法は、半導体ウェーハに支持部材を当接して該ウェ
ーハを支持するるこ際して、該ウェーハ表面の前記当接
箇所を含む局部領域に該ウェーハの半導体を反応させた
半導体化合物膜を形成してから、該支持部材を当接する
ことを特徴としている。
持方法は、半導体ウェーハに支持部材を当接して該ウェ
ーハを支持するるこ際して、該ウェーハ表面の前記当接
箇所を含む局部領域に該ウェーハの半導体を反応させた
半導体化合物膜を形成してから、該支持部材を当接する
ことを特徴としている。
前記半導体化合物膜は、前記ウェーハの支持路j′後に
エツチング除去するのが望ましい。
エツチング除去するのが望ましい。
そして、前記半導体化合物膜は、前記ウェーハムこ前記
支持部材を当接する直前に、該化合物膜の構成元素を含
む雰囲気で、該ウェーハと該支持部材との間にプラズマ
放電を起こさせて形成することができる。このプラズマ
放電は、減圧中の直流放電であり、前記ウェーハを負側
とするのが望ましい。
支持部材を当接する直前に、該化合物膜の構成元素を含
む雰囲気で、該ウェーハと該支持部材との間にプラズマ
放電を起こさせて形成することができる。このプラズマ
放電は、減圧中の直流放電であり、前記ウェーハを負側
とするのが望ましい。
また、前記半導体ウェーハがシリコンウェーハである場
合には、前記半導体化合物膜はシリコン酸化膜またはシ
リコン窒化膜であるのが望ましく、また、前記支持部材
の表面はシリコンまたは導電性のシリコン化合物である
のが望ましい。
合には、前記半導体化合物膜はシリコン酸化膜またはシ
リコン窒化膜であるのが望ましく、また、前記支持部材
の表面はシリコンまたは導電性のシリコン化合物である
のが望ましい。
適宜な局部領域に形成された前記半導体化合物膜は、半
導体ウェーハ上の膜厚精度が要求されている絶縁膜に重
なることがなく、然も、前記支持部材を汚染源とする汚
染の大部分を受は止めて半導体ウェーハ自体の汚染を阻
止するので、その後高温の熱工程がない場合には敢えて
除去する必要がない。このことから上記絶縁膜の膜厚精
度を損ねることがない。
導体ウェーハ上の膜厚精度が要求されている絶縁膜に重
なることがなく、然も、前記支持部材を汚染源とする汚
染の大部分を受は止めて半導体ウェーハ自体の汚染を阻
止するので、その後高温の熱工程がない場合には敢えて
除去する必要がない。このことから上記絶縁膜の膜厚精
度を損ねることがない。
この半導体化合物膜を除去すれば、該化合物膜が受は止
めた」二重汚染を除去することができて一層望ましい。
めた」二重汚染を除去することができて一層望ましい。
その際にも、上記局部領域以外の領域にかけるマスクを
、上記絶縁膜を損ねることなしに除去できるもの例えば
レジストなどにすることができるので、該絶縁膜の膜厚
精度劣化を招くことがない。
、上記絶縁膜を損ねることなしに除去できるもの例えば
レジストなどにすることができるので、該絶縁膜の膜厚
精度劣化を招くことがない。
そして、上記プラズマ放電による上記半導体化合物膜の
形成は、放電領域により上記適宜な局部領域を自動的に
形成し、然も、ウェーハ保持の直前に行われて工程上好
都合であり、且つ、ウェーハを負側とすることが支持部
材からのスパッタ汚染を軽減する。
形成は、放電領域により上記適宜な局部領域を自動的に
形成し、然も、ウェーハ保持の直前に行われて工程上好
都合であり、且つ、ウェーハを負側とすることが支持部
材からのスパッタ汚染を軽減する。
また、半導体ウェーハがシリコンウェーハである場合、
前記半導体化合物膜をシリコン酸化膜またはシリコン窒
化膜にするとウェーハの汚染が少なく、前記支持部材の
表面をシリコンまたは導電性のシリコン化合物にすると
その汚染が更に軽減する。
前記半導体化合物膜をシリコン酸化膜またはシリコン窒
化膜にするとウェーハの汚染が少なく、前記支持部材の
表面をシリコンまたは導電性のシリコン化合物にすると
その汚染が更に軽減する。
そして、先に述べたように顕著な汚染源が該支持部材に
特定されるので、SIMOX装置においては、他の構成
部材のシリコン被覆が不要となり従来のような極端なコ
スト増を必要としない。
特定されるので、SIMOX装置においては、他の構成
部材のシリコン被覆が不要となり従来のような極端なコ
スト増を必要としない。
以下本発明の実施例について第1図及び第2図を用いて
説明する。第1図は実施例を説明するための側断面図で
、(alは半導体化合物膜形成の時点、(b)はウェー
ハ支持の時点、第2図は実施例適用処理装置におけるウ
ェーハ支持部の配置を示す側断面図、である。
説明する。第1図は実施例を説明するための側断面図で
、(alは半導体化合物膜形成の時点、(b)はウェー
ハ支持の時点、第2図は実施例適用処理装置におけるウ
ェーハ支持部の配置を示す側断面図、である。
この実施例は、本発明をイオン注入装置に適用した場合
のものである。
のものである。
第1図+al (blにおいて、同図は第2図のように
イオン注入装置1のエンドステーション2に配置される
ウェーハ支持部3を示し、4はディスク(1)、5はウ
ェーハバッド、6は支持部材、6aは支持部材基部(I
f)、6bは支持部材先端部(SiCまたばSiC被覆
) 、7a、 7bは給電部材(先端部5iC)、8は
半導体化合物膜、WはSiウェーハ、Pはプラズマ、I
Bはイオンビーム、である。
イオン注入装置1のエンドステーション2に配置される
ウェーハ支持部3を示し、4はディスク(1)、5はウ
ェーハバッド、6は支持部材、6aは支持部材基部(I
f)、6bは支持部材先端部(SiCまたばSiC被覆
) 、7a、 7bは給電部材(先端部5iC)、8は
半導体化合物膜、WはSiウェーハ、Pはプラズマ、I
Bはイオンビーム、である。
このウェーハ支持部3は、ウェーハパット5上のウェー
ハWに支持部材6 (支持部材先端部6b)を」一方か
ら当接して該ウェーハWを支持するものである。そして
支持部材基部6aは、後述する電圧印加のためにディス
ク4との係合部が絶縁被覆しである。
ハWに支持部材6 (支持部材先端部6b)を」一方か
ら当接して該ウェーハWを支持するものである。そして
支持部材基部6aは、後述する電圧印加のためにディス
ク4との係合部が絶縁被覆しである。
先ず(alを参照して、ウェーハ交換によりウェーハW
がウェーハバッド5上に載置され、支持部材先端部6h
をウェーハWに当接する直前に、給電部材7a、 7b
をウェーハWに接触させると共にエンドステーション2
内を0.1〜l Torrの酸素(0□)雰囲気にし、
ウェーハWと支持部材6との間にウェーハWを負側にし
た約IKVの直流電圧を印加してプラズマ放電を起こさ
せる。この放電により発生したプラズマPの04により
、ウェーハWの表面における支持部材先端部6bの当接
箇所を含む局部領域が酸化されて、その局部領域に5i
Ozからなる半導体化合物膜8が形成される。放電時間
は約1分で、半導体化合物膜8の厚さは約100人であ
る。
がウェーハバッド5上に載置され、支持部材先端部6h
をウェーハWに当接する直前に、給電部材7a、 7b
をウェーハWに接触させると共にエンドステーション2
内を0.1〜l Torrの酸素(0□)雰囲気にし、
ウェーハWと支持部材6との間にウェーハWを負側にし
た約IKVの直流電圧を印加してプラズマ放電を起こさ
せる。この放電により発生したプラズマPの04により
、ウェーハWの表面における支持部材先端部6bの当接
箇所を含む局部領域が酸化されて、その局部領域に5i
Ozからなる半導体化合物膜8が形成される。放電時間
は約1分で、半導体化合物膜8の厚さは約100人であ
る。
次いでfb)を参照して、支持部材先端部6bをウェー
ハWに当接してウェーハWを支持し、イオンビームTR
を照射して所定のイオン注入処理を行う。
ハWに当接してウェーハWを支持し、イオンビームTR
を照射して所定のイオン注入処理を行う。
ウェーハWを取り出した後は、半導体化合物膜8領域以
外の領域にレジストのマスクをかけ弗酸(HF)水溶液
に浸漬して化合物膜8を除去し、更にレジス]・のマス
クを除去して処理工程を完了する。
外の領域にレジストのマスクをかけ弗酸(HF)水溶液
に浸漬して化合物膜8を除去し、更にレジス]・のマス
クを除去して処理工程を完了する。
なお化合物膜8が後工程の邪魔にならない場合は、化合
物膜8を除去しないで残したままとしても良い。
物膜8を除去しないで残したままとしても良い。
この実施例により本発明者は、ウェーハWに形成されて
いる絶縁膜の膜厚精度劣化を招かないで、且つSIMO
X装置においても極端なコスト増を必要としないで、ウ
ェーハWの全面に前記酸化膜保護膜を形成した場合と同
等に金属汚染を少なくさせることができた。
いる絶縁膜の膜厚精度劣化を招かないで、且つSIMO
X装置においても極端なコスト増を必要としないで、ウ
ェーハWの全面に前記酸化膜保護膜を形成した場合と同
等に金属汚染を少なくさせることができた。
上記実施例では、半導体化合物膜8をSiO2にしたが
、エンドステーション2内の雰囲気を窒素(N2)にし
て半導体化合物膜8を5iJ4にしても同様の結果が得
られる。また、支持部材先端部6bの表面をSiCの代
わりにSiにしても好結果を得ることができる。
、エンドステーション2内の雰囲気を窒素(N2)にし
て半導体化合物膜8を5iJ4にしても同様の結果が得
られる。また、支持部材先端部6bの表面をSiCの代
わりにSiにしても好結果を得ることができる。
以上説明したように本発明によれば、半導体ウェーハ処
理装置における半導体ウェーハ支持方法に関し、半導体
ウェーハに形成されている絶縁膜の膜厚精度劣化を招か
ないで、且つ極端なコメ1〜増を必要としないで、半導
体ウェーハの金属汚染を少なくさせる支持方法が提供さ
れて、半導体装置の一層の微細化に際して特性劣化の回
避を可能にさせる効果がある。
理装置における半導体ウェーハ支持方法に関し、半導体
ウェーハに形成されている絶縁膜の膜厚精度劣化を招か
ないで、且つ極端なコメ1〜増を必要としないで、半導
体ウェーハの金属汚染を少なくさせる支持方法が提供さ
れて、半導体装置の一層の微細化に際して特性劣化の回
避を可能にさせる効果がある。
第1図は実施例を説明するための側断面図で、(alは
半導体化合物膜形成の時点、 fb)はウェーハ支持の時点、 第2図は実施例適用処理装置におけるウェーハ支持部の
配置を示ず側断面図、 である。図において、 1はイオン注入装置、 2はエンドステーション、 3はウェーハ支持部、 4はディスク(Aβ)、 5はウェーハバッド、 6は支持部材、 6aは支持部材基部(A N ’)、 6bは支持部材先端部(表面5iC)、7a、 7bは
給電部材(先端部5iC)、8は半導体化合物膜、 WはSiウェーハ、 Pはプラズマ、 IBはイオンビーム、 である。
半導体化合物膜形成の時点、 fb)はウェーハ支持の時点、 第2図は実施例適用処理装置におけるウェーハ支持部の
配置を示ず側断面図、 である。図において、 1はイオン注入装置、 2はエンドステーション、 3はウェーハ支持部、 4はディスク(Aβ)、 5はウェーハバッド、 6は支持部材、 6aは支持部材基部(A N ’)、 6bは支持部材先端部(表面5iC)、7a、 7bは
給電部材(先端部5iC)、8は半導体化合物膜、 WはSiウェーハ、 Pはプラズマ、 IBはイオンビーム、 である。
Claims (1)
- 【特許請求の範囲】 1)半導体ウェーハに支持部材を当接して該ウェーハを
支持するに際して、該ウェーハ表面の前記当接箇所を含
む局部領域に該ウェーハの半導体を反応させた半導体化
合物膜を形成してから、該支持部材を当接することを特
徴とする半導体ウェーハ支持方法。 2)前記半導体化合物膜は、前記ウェーハの支持終了後
にエッチング除去することを特徴とする請求項1記載の
半導体ウェーハ支持方法。 3)前記半導体化合物膜は、前記ウェーハに前記支持部
材を当接する直前に、該化合物膜の構成元素を含む雰囲
気で、該ウェーハと該支持部材との間にプラズマ放電を
起こさせて形成することを特徴とする請求項1または2
記載の半導体ウェーハ支持方法。 4)前記プラズマ放電は、減圧中の直流放電であり、前
記ウェーハを負側とすることを特徴とする請求項3記載
の半導体ウェーハ支持方法。 5)前記半導体ウェーハはシリコンウェーハであり、前
記半導体化合物膜はシリコン酸化膜またはシリコン窒化
膜であることを特徴とする請求項1、2、3または4記
載の半導体ウェーハ支持方法。 6)前記支持部材の表面は、シリコンまたは導電性のシ
リコン化合物であることを特徴とする請求項5記載の半
導体ウェーハ支持方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2122483A JPH0418744A (ja) | 1990-05-11 | 1990-05-11 | 半導体ウェーハ支持方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2122483A JPH0418744A (ja) | 1990-05-11 | 1990-05-11 | 半導体ウェーハ支持方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0418744A true JPH0418744A (ja) | 1992-01-22 |
Family
ID=14836968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2122483A Pending JPH0418744A (ja) | 1990-05-11 | 1990-05-11 | 半導体ウェーハ支持方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0418744A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100233995B1 (ko) * | 1996-12-11 | 1999-12-15 | 전주범 | 박막형 광로 조절장치 모듈의 제조 방법 |
-
1990
- 1990-05-11 JP JP2122483A patent/JPH0418744A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100233995B1 (ko) * | 1996-12-11 | 1999-12-15 | 전주범 | 박막형 광로 조절장치 모듈의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5244819A (en) | Method to getter contamination in semiconductor devices | |
| EP0631308A2 (en) | Method of controlling gate oxide thickness in the fabrication of semiconductor devices | |
| US4330569A (en) | Method for conditioning nitride surface | |
| US5563098A (en) | Buried contact oxide etch with poly mask procedure | |
| JPH0418744A (ja) | 半導体ウェーハ支持方法 | |
| EP0940844A2 (en) | Integrated circuit fabrication | |
| US5310621A (en) | Semiconductor photolithography with superficial plasma etch | |
| JPH0410619A (ja) | 半導体装置の製造方法 | |
| JPH02153525A (ja) | 半導体装置の製造方法 | |
| JPH01303727A (ja) | 不純物ゲッタリング方法 | |
| JPH1064841A (ja) | 半導体装置の製造方法 | |
| KR100234542B1 (ko) | 반도체장치의 제조방법 | |
| JPS63272037A (ja) | 半導体基板の処理方法 | |
| JPS6169176A (ja) | 半導体装置の製造方法 | |
| JPH0492438A (ja) | 半導体装置の製造方法 | |
| JPH0529240A (ja) | 半導体装置の製造方法 | |
| JPH0393233A (ja) | 半導体装置の製造方法 | |
| JPH02235330A (ja) | 半導体装置の製造方法 | |
| KR0136911B1 (ko) | 바이폴라 리니어 ic의 제조방법 | |
| KR100266018B1 (ko) | 반도체장치의소자격리방법 | |
| JPS59178732A (ja) | 半導体装置の製造方法 | |
| JPH0379083A (ja) | 半導体装置の製造方法 | |
| JPS6046031A (ja) | 半導体装置の製造方法 | |
| JPH1041309A (ja) | 半導体装置の配線形成方法 | |
| JPS6250973B2 (ja) |