JPH02235367A - 半導体デバイス - Google Patents

半導体デバイス

Info

Publication number
JPH02235367A
JPH02235367A JP2013439A JP1343990A JPH02235367A JP H02235367 A JPH02235367 A JP H02235367A JP 2013439 A JP2013439 A JP 2013439A JP 1343990 A JP1343990 A JP 1343990A JP H02235367 A JPH02235367 A JP H02235367A
Authority
JP
Japan
Prior art keywords
semiconductor
main surface
semiconductor device
layer
lower main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013439A
Other languages
English (en)
Inventor
Peter Huber
ペーター、フーバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH02235367A publication Critical patent/JPH02235367A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明は、それぞれ上側と下側の主面を備える少なく
とも２つの半導体物体を含み、第１半導体物体の半導体
構造を持つ上側主面と第２半導体物体の下側主面は互い
に電気的に絶縁され、粘着層を介して熱伝導性に結合さ
れている半導体デバイスに関するものである。
〔従来の技術〕
この種の半導体デバイスの１つは特開昭６２１８７５０
号公報に記載されている．この場合第１半導体物体は多
数の並列に接続された個々のトランジスタセルから成る
電力ＭＯ　Ｓ　Ｆ　ＥＴを含む。
第２半導体物体は１つの温度センサを含み温度の過上昇
時に電力ＭＯＳＦＥＴを遮断する．又電力ＭＯＳＦＥＴ
を制御する集積回路を含むことも可蛯である．この集積
回路自体も温度センサを備えている．主面は粘着層自体
によるか粘着層と下側の半導体物体の上側の主面との間
に置かれた絶縁層、例えば窒化シリコンＳ　ｉ　ｘ　Ｎ
４　ＩＩによって互いに絶縁分離される。
上記の装置が合成樹脂で包まれ負荷を繰り返されると、
上方の半導体物体で覆われている下側の半導体物体の構
造が破壊され得ることが認められた。このことは例えば
電力ＭＯＳＦＥＴの通流抵抗と遮断時間の上昇として現
れる．破壊の原因としては、上側の半導体物体の下側の
主面の粘着層による下向き圧力によって生じた粗面であ
ることが知られている．粘着層の厚さを増すことはそれ
によって熱抵抗が過大になるので助けにはならない． 【発明が解決しようとする課題〕 この発明の課題は、上記のような半導体構造の破壊が半
導体物体と流し込み材とが共に加圧して包み込まれる場
合にも避けられるように半導体デバイスを改良すること
にある． 〔課題を解決するための手段〕 この課題は、第２半導体物体の下側主面が延性金属の層
を備えることによって達成される．ここで延性というの
は可塑変形可能であることを意味している． 〔実施例〕 図面を参照し２つの実施例によってこの発明を更に詳細
に説明する． 第１図の半導体デバイスは金属底板１を備え、その上に
第１半導体物体３が設けられている。この物体は例えば
はんだ層２又は熱伝導性の接着剤によって底板ｌに結合
される．第１半導体物体３の上側主面４の上には第２半
導体物体５が設けられる．第２半導体物体５は下側主而
６を持ち、そこに延性金属層８が設けられる．この層に
は例えばアルミニウム、インジウム又は金を使用するこ
とができる．第２半導体物体５は金属層８と共に粘着層
７を介して上側主面４に結合される．粘着層７は電気絶
縁性であり、半導体物体３から半導体物体５への熱演が
ほとんど阻止されないようにするため数μ曽程度に薄く
される。粘着結合された半導体物体３、５は半導体デバ
イスの容器を形成する合成樹脂で加圧包み込まれる．第
１図では図をＮｍにするため総ての電気結線が除かれて
いる。上側と下側の半導体物体間の電気的結合の例とそ
の電気的機能に関しては前記の公開公報およびドイツ連
邦共和国特許出願公開第３６３２１９０号公報に記載さ
れている． 延性金属層８が上側の半導体物体５の下側主面６の粗さ
より厚いことは有利である．このことは第２図に垂直方
向に大きく誇張して示されている．半導体物体５の下側
主面６が磨砕又は砂吹きつけにより粗さｄを持つとする
・．延性金属層８の厚さがｄより大きいことは明らかに
示されている。
般に延性金＠Ｎ８は物体５の下側主面６の粗さをほぼ追
従する．しかし金属は可塑変形可能であるから、非平坦
性は合成樹脂容器９（第１図）により負荷の変動に際し
て加えられる矢印で示した垂直力をいくらか打消す。そ
れにより粘着層７にはもはや突きささることはない． 粘着層７と半導体物体３の主面４０間には更に二酸化シ
リコンＳｔｏｗ又は窒化シリコンＳｉｓＮ４の絶縁層ｌ
Ｏが置かれる．従って粘着層７には導電性粘着剤を使用
することも可能である．
【図面の簡単な説明】
第１図はこの発明の実施例、第２図はこの発明による半
導体デバイスの一部を拡大した断面図である． ■・・・底板 ２・・・はんだ層 ３、５・・・半導体物体 ４、６・・・上側と下側の主面 ７・・・粘着層 ８・・・延性金属層 ９・・・容器 １０・・・絶縁層 ＦＩＧＩ ＦＩＧ２

Claims (1)

  1. 【特許請求の範囲】 １）それぞれ１つの上側主面と下側主面を持つ少なくと
    も２つの半導体物体（３、５）を備え、第１半導体物体
    （３）の上側の半導体構造を備える主面（４）と第２半
    導体物体（５）の下側主面（６）が互いに電気的に絶縁
    され、粘着層（７）を介して熱伝導性に結合されている
    半導体デバイスにおいて、第２半導体物体（５）の下側
    主面（６）が延性金属層（８）を備えていることを特徴
    とする半導体デバイス。 ２）延性金属層（８）がアルミニウムから成ることを特
    徴とする請求項１記載の半導体デバイス。 ３）延性金属層（８）が金から成ることを特徴とする請
    求項１記載の半導体デバイス。 ４）延性金属層（８）がインジウムから成ることを特徴
    とする請求項１記載の半導体デバイス。 ５）第１半導体物体（５）の下側の主面（６）が粗面で
    あり、延性金属層（８）の厚さがその粗さの深さ（ｄ）
    より大きいことを特徴とする請求項１記載の半導体デバ
    イス。 ６）第１半導体物体（３）が電力ＭＯＳＦＥＴを含み、
    第２半導体物体（５）が温度センサを含むことを特徴と
    する請求項１ないし５の１つに記載の半導体デバイス。 ７）粘着層（７）と第１半導体物体（３）の上側境界面
    （４）との間に絶縁層（１０）が置かれていることを特
    徴とする請求項１記載の半導体デバイス。
JP2013439A 1989-01-26 1990-01-22 半導体デバイス Pending JPH02235367A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89101355A EP0379616A1 (de) 1989-01-26 1989-01-26 Halbleiterbauelement mit übereinander montierten Halbleiterkörpern
EP89101355.9 1989-01-26

Publications (1)

Publication Number Publication Date
JPH02235367A true JPH02235367A (ja) 1990-09-18

Family

ID=8200905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013439A Pending JPH02235367A (ja) 1989-01-26 1990-01-22 半導体デバイス

Country Status (2)

Country Link
EP (1) EP0379616A1 (ja)
JP (1) JPH02235367A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013046992A1 (ja) * 2011-09-27 2013-04-04 東京エレクトロン株式会社 チップの三次元実装方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19728281C1 (de) * 1997-07-02 1998-10-29 Siemens Ag Zwei-Chip-Leistungs-IC mit verbessertem Kurzschlußverhalten
DE102004056984A1 (de) * 2004-11-25 2006-06-08 Siemens Ag Stromrichteranordnung
DE102006057096B4 (de) 2006-12-04 2019-07-11 Continental Automotive Gmbh Verfahren zur Befestigung einer Leiterplatte auf einer Bodenplatte und kurzschlusssichere Anordnung einer Leiterplatte auf einer elektrisch leitenden Bodenplatte

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3591921A (en) * 1968-09-30 1971-07-13 Varo Method for making rectifier stacks
GB1569437A (en) * 1978-05-30 1980-06-18 Marconi Co Lt Semiconductor chip interconnection
DE2840399A1 (de) * 1978-09-16 1980-03-27 Bbc Brown Boveri & Cie Halbleiteranordnung aus in stapeltechnik in einem gehaeuse in reihe geschalteten, mindestens einen pn-uebergang aufweisenden halbleiterscheiben
JPS6194362A (ja) * 1984-10-15 1986-05-13 Mitsubishi Electric Corp サイリスタ装置
EP0208970B1 (de) * 1985-07-09 1990-05-23 Siemens Aktiengesellschaft MOSFET mit Temperaturschutz
EP0255644B1 (de) * 1986-08-08 1992-06-24 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Drucksensors
EP0262530B1 (de) * 1986-09-23 1993-06-23 Siemens Aktiengesellschaft Halbleiterbauelemente mit Leistungs-MOSFET und Steuerschaltung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013046992A1 (ja) * 2011-09-27 2013-04-04 東京エレクトロン株式会社 チップの三次元実装方法
JP2013074028A (ja) * 2011-09-27 2013-04-22 Tokyo Electron Ltd チップの三次元実装方法

Also Published As

Publication number Publication date
EP0379616A1 (de) 1990-08-01

Similar Documents

Publication Publication Date Title
US6664643B2 (en) Semiconductor device and method for manufacturing the same
US6461890B1 (en) Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same
US20030052400A1 (en) Semiconductor device
JPH0231499B2 (ja)
JP2003100986A (ja) 半導体装置
JPH02114658A (ja) 半導体装置
KR930024140A (ko) 반도체장치 및 그 제조방법
US4712127A (en) High reliability metal and resin container for a semiconductor device
JPH02235367A (ja) 半導体デバイス
US3480842A (en) Semiconductor structure disc having pn junction with improved heat and electrical conductivity at outer layer
JPH0223640A (ja) 樹脂封止型半導体装置
JPS6439035A (en) Semiconductor device
EP0924757A3 (en) Fabrication of high power semiconductor device with a heat sink and integration with planar microstrip circuitry
JPH03153048A (ja) 半導体装置
JP3522975B2 (ja) 半導体装置
US6090643A (en) Semiconductor chip-substrate attachment structure
JPS634652A (ja) 半導体装置
JP2504465B2 (ja) 半導体装置
JP2812372B2 (ja) 半導体装置
KR950002001A (ko) 반도체 패키지
JPH0241865Y2 (ja)
JPH043505Y2 (ja)
JPH0268944A (ja) 半導体装置
JPS6240447Y2 (ja)
JPH10303228A (ja) 圧接型半導体装置