JPH02238520A

JPH02238520A - ビデオｒａｍの制御装置

Info

Publication number: JPH02238520A
Application number: JP6021889A
Authority: JP
Inventors: Naohisa Kaneko; 兼子　直久
Original assignee: Brother Industries Ltd
Current assignee: Brother Industries Ltd
Priority date: 1989-03-13
Filing date: 1989-03-13
Publication date: 1990-09-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明は、ビデオＲＡＭの出台え処理の高速化を図る
ための改良を施した、ビデオＲ　Ａ　Ｍの制御装置に関
するものである。

（従来の技術）従来、例えば、ワードプロセッサ等のキーボード等によ
り入力された入力データをラスタ式ＣＲＴに表示しつつ
編集する機能を有する装直においては、前記キーボード
から入力した入力データを表示するラスタ式ＣＲＴの表
示制御回路を構成するビデオＲＡＭ　（以下、Ｖ　Ｒ　
Ａ　Ｍと略する）の書替え制御を、画面のチラつき防止
のため、ラスタが消えている期間であるところの帰線期
間（特に、その期間が比較的長い垂直帰線期間を利用す
る）の間に実行することが一般に行われている。

そして、書替え制御は、一回の帰線期間中に、その書替
えデータを一時記憶しておくバツフ？を８受けて、この
バッファに書替えデータを格納する処理と、前回の帰線
期間中に格納されているバッファ内の書替えデータをビ
デオＲＡＭに書込む処理を同時に行うものであった。

（発明が解決しようとする課題）しかしながら、前記従来例にあっては、前述のように、
ビデオＲＡＭの書替え処理は、書替えデータの量の大小
に拘らず、一回の帰線期間中に、前記バッフ７への一時
記憶処理と、このバッファからビデオＲＡＭへの＠軸え
処坤を実行していたため、一回の書替えデータ量は、一
回の帰線期間分遅延してＣＲＴに表示されることになり
、処理の高速化を疎外する要因となっていた。

（課題を解決するだめの手段）前記課題を解決するために、本発明は、第１図に示すよ
うに、キーボード等により入力されたデータを表示する
ラスタ式ＣＲＴ１０３の表示制御装置１０４を構成する
ビデオＲＡＭの制御装置において、ＣＲ１１０３の帰線
期間中に書替え可能なデータ容量を有し、ビデオＲＡＭ
１０５の書替えデータを一時的に格納する書替データ一
時記憶手段１００と、該書替データ一時記憶千段１００
に格納された前記書替えデータの終端を記憶する終端記
憶手段１０１と、ビデオＲＡＭ１０５の書替えデータを
書替データ一時記憶手段１００に一時記憶する際に、終
端記憶手段１０１により記憶されている格納データの終
端に続（プて格納覆る書替データ格納手段１０２と、書
替データ一時記憶手段１００に格納されている書替えデ
ータを読出して、帰線期間中に、ビデオＲＡＭ１０５に
書込む書替え実行手段１０６とを具備している。

（作用）本発明は、前記書替データ一時記憶手段に、書替えデー
タの発生毎に、一時的に格納すると共に、終端記憶手段
１０１よりその格納されたデータの終端を記憶し、書替
データ格納手段１０２により、次に発生した書替えデー
タを当該終端に続けて順次格納する。そして、ＣＲＴ１
０３の帰線明間中に、前記格納された書替えデータをビ
デオＲＡＭ１０５に書込む。

（発明の効果）前述のように本発明は、ＣＲＴ１０３の帰線期間の到来
までに発生した書替えデータを、一時記憶して、帰線期
間中に、当該記憶した書替えデ．ー夕をビデオＲＡＭに
書込むことにＪ；り、一回の帰線期間中にそれまでに発
生した書替えデータを一度に書替えることができる。こ
れにより、従来のように、ビデオＲＡＭに書込まれる書
替えデータが帰線期間一回分遅延することが無く、ビデ
オＲＡＭの書替え処理を高速化することができる。

（実施例）以下、本発明に係るビデオＲＡＭの制御装置の一実施例
を具備する装置の一例としての文書作成装置について、
図面を参照して説明する。

この装置は、電子タイプライタ２に、表示装置どしてラ
スタ式ＣＲＴディスプレイ（以下、単にＣＲＴという）
４が接続されたものである。このＣ　Ｒ　Ｔ　４は表示
画面６を備え、この表示画面６に文書デ〜タや枠が表示
されるようになっている。

前記電子タイプライタ２は、ＣＲＴ４を使用するこどな
く単独でも使用可能なものであり、キーボード８と印字
機構１０とを備えている。キーボード８には、アルファ
ベット、数字並びに各種記号を入力するだめのキャラク
タキー１２と、後述するキャリッジ１４を右へ１文字分
移動させるスペースキー１６と、改行を指示するリター
ンキー１８と、ＣＲＴ４の表示画面６上における入力位
置を示すカーソルを上下左右に移動させるカーソル移動
キー２０等多数の機能キ〜が配置されている。

印字機構１０は、図示しない印字用紙を支持するプラテ
ン２１とそのプラテン２１に平行に設【プられた一対の
ガイドバ−２２に沿って移動可能に支持されたキャリッ
ジ１４とを備えている。キヤリッジ１４には、ディジー
ホイール２３と、ディジーホイール２３の活字を印字位
置に配置させるための活字選択モータ（図示せず）と、
印字位置に配置された活字の裏面を叩打する印字ハンマ
２４と、印字リボンを収納したリボンカセット２５と、
印字リボンを巻取るためのリボン巻取りモータ（図示け
ず）等が載回されている。また、キヤリッジ１４は、ス
テップモータからなるキャリッジ駆動モータ２６により
、タイミングベル］一２７を介して往復移動ざれる。

次に、このような装置の制御系について第３図に基づい
て説明する。

本制御系は、１つのＣＰＵ３０を用いて構成されたマイ
クロコンピュータによる制御系である。

前記ＣＰＵ３０は、ＲＯＭ３１のシステムプログラムに
より制御され、ポートラッチ３３を介してキーボード８
から入力データが入力される。この入力データが印字機
ＩＦＳ１０を構成する前記各ステップモータ（第３図で
はキャリッジ駆動モータ２６のみを図示する）を駆動さ
せる必要のあるデータの場合には、ＣＰＵ３０はモータ
動作プログラムを起動して、モータ動作パルスをポート
ラッチ３３、モータドライバ３４を介してステップモタ
ーへ出ノノしてステップモー夕を駆動する。

また、ＣＰＵ３０は、入力データがＣＲＴ４の表示変更
を要ザるデータである場合には表示変更プログラムを起
動し、変更データをバスドライバ４２を介してビデオＲ
ＡＭ３８へ送出し、当該データをビデオＲＡＭ３８に書
込む。

ビデオＲＡＭ３８に書込まれたデータは、Ｃ　ＲＴコン
トローラ３６により、キャラクタジェネレイタ（ＣＧ＞
３９ヘラスタアドレスと共に入力され、指定されたラス
タのドットパターンがパラレルデータの形で並直列変換
器（シフトレジスタ）４０に人力される。そして、この
並直列変換器４０により、シリアルなドッｌ〜パターン
データに変換されて、ビデオコントロール４１に入力さ
れる。

ビデオコントロール４１は、入力されたドットパターン
データと、ＣＲＴコントローラ３６から供給されるビデ
オ信号とを合成して表示用信号を形成し、ＣＲＴ４の表
示画面６をコントロールする。

ＲＡＭ３　２は、キーボード８によるキー人力のコード
データが書込まれるテキスＩ〜メモリの他、ＣＲＴ４の
帰線期間中に書替え可能なデータ容量を有し、ビデオＲ
ＡＭ３８の書替えデータを一時記憶するだめのＶＲＡＭ
バッファ５０が設けられている。また、このＲＡＭ３２
には、その他の必要な各種バッファやレジスタ、カウン
タ等が設けられている。

前記ビデオＲＡＭ３８は、ＣＲＴ４に表示される１画面
分のデータを表示画面６上の表示アドレスと１対１で対
応するメモリアドレスを有するバツノァメモリである。

そして、１文字に対するメモリ容量は２バイトであり、
表示データを予め決められたコードデータによって記憶
する。また表小データにはキャラクタデータの他にアン
ダーライン等の７１−リビュー１−データが格納される
。

ＣＲＴコントローラ３６は、ＣＲＴ４にキャラクタ等を
表示させるためのユニットであり、アドレスマルヂプレ
クザ３７を介して表示に必要な所定上位ビットのメモリ
アドレスをビデオＲＡＭ３８に供給寸るど共に、ＣＧ３
９には、所定下位ビットのラスタアドレスを供給してい
る。また、このＣＲＴコントローラ３６は、ビデオコン
トロール４１のＣＲＴ基板に対し、水平帰線ＨＳＹＮＣ
及び垂直帰線ＶＳＹＮＣの両タイミング信号を直接供給
している。また、このＣＲＴコントローラ３６は、帰線
信号（垂直帰線信号）をＣ　Ｒ　Ｔ　３　０に直接供給
している。

ＣＧ３９は、表示キャラクタのデータがピクセル単位の
２値データによって格納されたものであり、選択される
キャラクタデータは、前記ビデオＲＡＭ３８に記憶され
るコードによって決定される。そして、入力されたアド
レスに対し、ビデオＲＡＭ３８の当該アドレスに格納さ
れているコドに対応するキャラクタデータを順次出力す
る。

次に、ビデオＲＡＭ３８のデータ書替えについて第４図
及び第５図のフローヂャートに基づいて説明する。

第４図に示すルーヂンは、所定のタイマ割込みにＪ；っ
て実行される。先ず、ステップＳｌ（以下、単にＳ１で
表わす。他のステップについても同様）において、キー
ボード８上のキー操作によりデータが入力されたか否か
が判断され、データが入力されるまでこの処理が繰返さ
れる。データが入力されると、Ｓ１の判定がＹｅｓどな
り、次に８２にて、その入力データの内容の判別を実行
して、そのデータ内容に従って対応する処理を実行する
。

例えば、入力データが、モータ動作を必要とするデータ
であれば、ステップ数やダンピングのカウント、前励磁
の時間等のモータ作動パラメータをセッ１−シて、モー
タの駆動を開始する。このモタの駆動は、図示しない別
個の割込処理の実行により行われる。このモータ駆動割
込み処理では、Ｃ　Ｉ）　Ｕ　３　０から所定の制御命
令をデータパスとアドレスバスに出力する。すると、こ
の出力データがボートラッヂ３３にラッチされる。従っ
てこの後は、モータドライバ３４がボートラツチ３３に
ラツヂされている制御命令に従ってモータ２６の駆動を
行う。

そして、次の８３では、ＣＲＴ４の表示変更を必要とす
るか否かを判別する。すなわち、前記キボード８による
入力データがＣＲＴ４の表示画而６の変更を必要とする
データであった場合には、Ｓ３の判定はｙｅｓとなる。

また、Ｓ３の判定がＮｏの場合、すなわら前記入力デー
タがＣＲＴ４の表示変更を要しない場合にはＳ１に戻る
。

Ｓ３の判定がＹｅＳの場合には、次の８４にて、前記Ｖ
ＲＡＭバツファ５０に格納されている書替えデータの終
端を記憶するエンドポインタＦＮＤＰＴ（以下、単にＥ
ＮＤＰＴと記す）がＯであるか否かを判別する。すなわ
ち、ＥＮＤＰＴがＯでれば、ＶＲＡＭバツフ／７５０内
には、書替えデータが無いことになる。

このＳ４の判定がＹｅＳの場合には、次の８９にて、Ｖ
ＲＡＭライトデータ・スタートアドレスＶＤＴＳＴＡＤ
Ｒ　（以下、単Ｇ．：　Ｖ　Ｄ　Ｓ　Ｔ　Ａ　Ｄ　Ｒ　
ト記す）の内容を新規ＶＲＡＭライトデータ・スター１
〜アドレスＮＶＤＴＳＴＡＤＲに書替える。すなわち、
書替えデータ（ライトデータ）が発生した場合に、この
新規な書替えデータの有するアドレス指定の先頭値（Ｎ
ＶＤＴＳＴＡＤＲ＞がＶＲＡＭ３８の書替え処理の際に
その書替え領域を指定するためのＶＲＡＭ３８内のアド
レスの先頭値を格納するレジスタ（　Ｖ　Ｄ　Ｔ　Ｓ　
Ｔ　Ａ　Ｄ　Ｒ　）に入れる。

そして、次に、Ｓ７において、前記ＶＲＡＭバソファ５
０に、その先頭アドレスＶＲＡＭＢＵ　Ｆ（以下、単に
ＶＲＡＭＢＵＦと記ス）ニ前記ＥＮＤＰ丁を加算したア
ドレス、すなわち、この場合は１三Ｎ　Ｄ　Ｐ　−ｒ−
０であるから、ＶＲＡＭＢＵＦの位置から新規データを
ロード（書込み）する。

しかる後、Ｓ８にて、ＥＮＤＰＴの位置を新規データを
格納した後の終端位置、すなわち、ＥＮＤＰＴ＋Ｎ［）
ＴＳ　Ｉ　ＺＥの位置に移動する。ここで、ＮＤＴＳ　
Ｉ　ＺＥは、前記新規データのデータ間（バイ１−数）
である。

他方、前記Ｓ４の判定がＮＯであった場合、すなわち、
人力データによりビデオＲＡＭ３８の書替え命令が発生
した際に、既にＶＲＡＭバツファ５０に書替えデータが
格納されている場合には、Ｓ５ので、前記ＮＶＤＴＳＴ
ＡＤＲの値が、前記Ｖ　Ｄ　Ｔ　Ｓ　ｌ”　Ａ　ｌ）　
Ｒ　．！：　Ｅ　Ｎ　Ｄ　Ｐ　Ｔ　１７）加算値に等シ
イか否かを判別する。この処理は、新規データが、それ
以前にＶＲＡＭバツファ５０内に格納されている書替え
データの最終データの表示アドレスの後に連続するデー
タであるか否かを判別する処理である。従って、Ｃ　Ｒ
　Ｔ　４の画面６上で離れている新規データについては
、このＳ５の判定はＮＯになり、Ｓ４の処理に戻り、こ
のＳ４の判定がＹｅｓになるまで待機する。そして、こ
のＳ４の判定がｙｅＳになれば、Ｓ９を経て、前記離れ
た位置の新規データが、ＶＲＡＭバツファ５０の先頭デ
ータとして格納される（Ｓ７，Ｓ８）。

他方、前記Ｓ５の判定が、ｙｅｓである場合には、次の
＄６にて、新規データをＶＲＡＭバツファ５０内に格納
した場合に、ＶＲＡＭバツファ５０（７）格納可能なＴ
’−夕吊ＶＢＵ　ＦＳ　Ｉ　ＺＥ　（以下、単にＶＢＵ
ＦＳＩＺＥと記す）を超えるか否かを判別する。ずなわ
ち、ＮＤＴＳＩＺＥにＥＮＤＰＴを加紳した値が、ＶＢ
ＵＦＳＩＺＥ以下であるか否かを判別する。

このＳ６の判定がＮｏであれば、Ｓ４の処理に戻り、こ
のＳ４の判定がｙｅｓになるまで待機する。そして、こ
のＳ４の判定がｙｅｓになれば、Ｓ９を経て、前記ＶＲ
ＡＭバツファ５０に格納できなかった新規データが、Ｖ
ＲＡＭバツファ５０の先頭データとして格納される（Ｓ
７，８８＞。

他方、前記Ｓ６の判定がＹｅＳであれば、続（プてＶＲ
ＡＭバッファ５０に書込みが可能であるから、Ｓ７にて
、ＶＲＡＭバッフ７’５０内の終端に続【プて新規デー
タの用込みが行われる。その後に８８において、ＥＮＤ
ＰＩ−の位置の更新が行われる。

以上のように、入力データにより、表示の変更が命令ざ
れる毎に、ＶＲＡＭバッフ７５０に順次その書替えデー
タが一時記憶されていく。そして、このＶＲＡＭバッフ
ァ内に一時記憶された書替えデータは、第５図に示す割
込み処理により、一回の帰線期間内に、ビデオＲＡＭ３
８に書込まれる。

この第５図に示す割込み処理は、前記ＣＲＴコンＩ〜ロ
ーラ３６からＣＰＵ３０に入力される帰線信号により起
動される。先ず、Ｓ１１にて、ＥＮＤＰＴがＯであるか
否かが判別される。ここで、ＥＮＤＰＴ＝０であれば、
ＶＲＡＭバッファ５０内には、書替えデータが無いこと
になるため、ビデオＲＡＭ３８の書替えは不要であるた
め、この割込み処理は終了する。

他方、Ｓ１０の判定がＹｅＳであれば、次に、８１２に
て、ＶＲＡＭバッファ５０内の書替えデータをビデオＲ
ＡＭ３８に書込む。このとき、ビデオＲＡＭ３８に書込
まれるデータの先頭アドレスは、第４図中の８９におい
て記憶されたＶＤＴＳＴＡＤＲである。すなわち、ＶＲ
ＡＭバッファ５０に最初に格納されている書替えデータ
の先頭アドレスである。

このビデオＲＡＭ３８のデータの書替え処理は、一回の
帰線期間内に行われるが、前述のＪ；うに、ＶＲＡＭバ
ッファ５０のデータ容量は、一回の帰線期間内に書替え
可能なデータ量に設定されているため、帰線期間を超え
てビデオＲＡＭ３８の書替え処理が実行されることが無
く、Ｃ　Ｒ　Ｔ　４の画面６がチラつくことが無い。

Ｓ１２の処理が終了した後は、Ｓ１３にて、ＥＮＤＰＴ
の位置をクリアする。これにより、次の帰線期間の到来
までに、第４図のルーチン処理が実行されることにによ
り、再び、ＶＲＡＭバッファ５０にその先頭から書替え
データの蓄積が開始される。

以上の如く、本実施例に係るビデオＲＡＭの制御装置に
よれば、帰線期間が到来するまでに発生した書替えデー
タをＶＲＡＭバッファ５ｏに順次記憶し、帰線期間の到
来時に、このＶ　Ｒ　Ａ　Ｍバッファ５０内に記憶した
書替えデータを一度で、ビデオＲ　Ａ　Ｍ　３　８に書
込むことができる。従って、ビデオＲＡＭ３８の書替え
処理の迅速化を図ることができる。

【図面の簡単な説明】

第１図は本発明の構成図、第２図は本発明に係るビデオ
ＲＡＭの制御装置を搭載した装置の一例としての文書作
成装置の外観図、第３図は同装置の制御系のブロック図
、第４図及び第５図は本発明の一実施例の構成を示すフ
ローヂャ−ｉ〜である。３・・・・・・ＣＲＴディスプレイ６・・・・・・表示画面８・・・・・・キーボード３０・・・・・・ＣＰＵ３１・・・・・・ＲＯＭ３２・・・・・・ＲＡＭ３６・・・・・・ＣＲＴコントローラ３８・・・・・・ビデオＲＡＭ４１・・・・・・ビデオコントロール５０・・・・・・ＶＲＡＭバッファ

Claims

【特許請求の範囲】キーボード及びラスタ式ＣＲＴを具備する装置に設けら
れ、キーボード等により入力されたデータを表示するラ
スタ式ＣＲＴの表示制御装置を構成するビデオＲＡＭの
制御装置において、前記ＣＲＴの帰線期間中に書替え可能なデータ容量を有
し、ビデオＲＡＭの書替えデータを一時的に格納する書
替データ一時記憶手段と、該書替データ一時記憶手段に格納された前記書替えデー
タの終端を記憶する終端記憶手段と、前記ビデオＲＡＭ
の書替えデータを前記書替データ一時記憶手段に一時記
憶する際に、前記終端記憶手段により記憶されている格
納データの終端に続けて格納する書替データ格納手段と
、前記書替データ一時記憶手段に格納されている書替えデ
ータを読出して、前記帰線期間中に、前記ビデオＲＡＭ
に書込む書替え実行手段とを具備することを特徴とする
ビデオＲＡＭ制御装置。