JPH022414A

JPH022414A - 電源瞬断対策装置

Info

Publication number: JPH022414A
Application number: JP63141762A
Authority: JP
Inventors: Yoshihiro Kamimiyata; 上宮田　啓裕
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-06-10
Filing date: 1988-06-10
Publication date: 1990-01-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】し発明の目的］（産業上の利用分野）この発明は電源瞬断時に復帰後の動作を補償する電源瞬
断対策装置に関する。

（従来の技術）一般に、例えば航空機や車両において、中央処理装置に
よって制御される端末機器には電源瞬断発生後に作動を
自動復帰させるための電源瞬断対策装置が設けられてい
る。この装置には、ＣＰＵが各端末を初期化処理する方
法、または各端末のメモリに不揮発性メモリを使用する
方法がある。

ＣＰＵが各端末を初期化処理する方法は、瞬断が発生す
る度に各端末を初期化して必要とする全てのデータをＣ
ＰＵから各端末に送る方法である。

各端末はＣＰＵからのデータを受取った後、処理を再開
する。しかし、この方法では瞬断が発生してから各端末
の処理が再開されるまで時間がかかるという問題を有す
る。

また、各端末のメモリに不揮発性メモリを使用する方法
では、各端末で処理中のデータを保存するためのメモリ
にコアメモリを使用するか、または揮発性メモリにバッ
クアップ電源を接続する方法である。しかし、このよう
な方法を全ての端末に適用すると、装置の重量、容積が
大きくなるという問題を有する。

（発明が解決しようとする課題）以上述べたように従来の電源手段対策装置では、瞬断か
ら再開までの時間、重量、容積の面で満足し得るもので
はなかった。

この発明は上記の事情を考慮してなされたもので、電源
瞬断から処理再開までの時間を最少限に止どめることが
でき、しかも小型でかつ中容量で自動復帰可能な電源瞬
断対策装置を提供することを目的とする。

〔発明の構成］（課題を解決するための手段）上記目的を達成するためにこの発明に係る電源瞬断対策
装置は、電源からの電力を入力しその入力電力が正常な
ときは充電され、電源断時に一定時間電力を供給する電
力補償手段と、この電力する揮発性メモリと、電源断復
帰時に前記揮発性メモリの電源断チェック用データが破
壊されているか否かを判断する判断手段と、この判断手
段で破壊されていないと判断されたとき前記揮発性メモ
リの記憶データを用いて処理を実行させ、破壊されてい
ると判断されたとき揮発性メモリを初期化する制御手段
とを具備して構成される。

（作用）上記構成による電源瞬断対策装置では、瞬断発生時には
電力補償手段によって揮発性メモリにデータを記憶する
のに十分な電力が供給され、電源断チエツク用データが
破壊されていないと判断され、記憶データを用いて瞬断
発生前に行なっていた処理を継続して実行する。また、
電源が断となって長時間おいて電源を投入された場合に
は、電力補償手段が機能しなくなり、揮発性メモリは記
憶したデータを保持できなくなって、チエツク用データ
を含めて記憶データが破壊される。この破壊はチエツク
用データのチエツクによって判断され、電源投入後、電
力補償手段を充電しつつ、揮発性メモリの記憶内容を初
期化する。

（実施例）以下、図面を参照してこの発明の一実施例を説明する。

第１図はその構成を示すもので、１１は電力補償回路、
１２１　、１２２はＣＰＵ　（図示せず）で制御される
各端末の揮発性メモリである。電力補償回路１１は電源
ｖＰＰから正常に電力が供給されているとき充電され、
電源が断となってから一定期間、揮発性メモリ１２１　
、１２２への電力供給を保持するものである。揮発性メ
モリ１２１　、１２２は例えば半導体ＲＡＭで構成され
、電力が供給されている限り、端末の処理動作を実行す
るものである。

第２図に上記揮発性メモリ１２１　、１２２の記憶内容
を示す。この例は８ビツト／Ｗで記憶容量１２８　［Ｋ
ｂｔｔ］のＲＡＭメモリを４個（ＲＡＭｌ〜ＲＡＭ４）
使用し、１６ビツトプロセツサ用に１６ＫＷのメモリ領
鳩を確保した場合を示している。電源断チエツク用デー
タＣＤは使用する全てのメモリチップに１箇所以上の特
定のアドレスに配置し、既知のデータを書込んでおく。

このことはメモリ素子の記憶容量やチップの数が変わっ
た場合でも同様である。

上記構成において、以下第３図のフローチャートを参照
して、ＣＰＵのファームウェア処理について説明する。

まず、瞬断発生後、ＣＰＵにおいてチエツク指令を発生
し、各端末へ送る（ステップａ）。各端末はチエツク指
令を受けて揮発性メモリ１２１　。

１２２の電源断チエツク用データＣＤが破壊されている
か否かを判断する（ステップｂ）。ここで、破壊されて
いないと判断されたならば、揮発性メモリ１２１　、１
２２の記憶内容を保持できる程度の短時間の電源断であ
るから、揮発性メモリ１２１　。

１２２の記憶内容の初期化を行なうことなく、短期電源
断時の初期化処理を実行しくステップＣ）、通常の処理
へ移行させる（ステップｄ）。また、破壊されていると
判断されたならば、他の記憶内容も破壊されていると推
測できるので、揮発性メモリ１２１　、１２２の記憶内
容を初期化し、長期電源断時の初期化処理を実行させる
（ステップｅ）。

そして、各揮発性メモリ１２１　、１２２に新たに電源
断チエツク用データＣＤをセットしくステップｆ）、通
常の処理に移行させる（ステップｄ）。

すなわち、瞬断発生時には電力補償回路１１によって揮
発性メモリ１２１　、１２２にはデータを記憶するのに
十分な電力が供給され、電源断チエツク用データＣＤが
破壊されていないと判断されるので、記憶されている内
容を用いて瞬断発生前に行なっていた処理を継続して実
行することができる。また、例えばオペレータが意図的
に電源を断とし、長時間おいて電源ＶＰＰを投入した場
合には、電力補償回路１１が機能しなくなり、揮発性メ
モリ１２１　、１２２は記憶したデータを保持できなく
なって、チエツク用データＣＤを含めて記憶データが破
壊されてしまうが、これはファームウェアによって判別
できるので、電源投入後、電力補償回路１１を充電しつ
つ、ＣＰＵによって揮発性メモリ１２１　、１２２の記
憶内容を初期化し、電源段チエツク用データＣＤの設定
を行なって、通常の処理に移行することができる。

したがって、上記構成による電源瞬断対策装置は、瞬断
か電源投入かを自動的に判別し、瞬断時にはメモリの電
力を補償して瞬断発生前の処理を継続して実行できるの
で、従来のように瞬断発生から復帰まで時間がかかるよ
うなことはない。また、単に電力補償回路を設けた後は
ソフトウェアで対処できるので、その重量も容量も極め
て少なくすることができる。

［発明の効果］以上のようにこの発明によれば、電源瞬断から処理再開
までの時間を最少限に止どめることができ、しかも小型
でかつ少容量で自動復帰可能な電源瞬断対策装置を提供
することができる。

【図面の簡単な説明】

第１図はこの発明に係る電源瞬断対策装置の一実施例を
示すブロック回路図、第２図は同実施例に用いて揮発性
メモリの記憶内容を示す図、第３図は同実施例のファー
ムウェアを示すフローチャートである。１１・・・電力補償回路、１２１　、１２２・・・揮発
性メモリ。

Claims

【特許請求の範囲】

電源からの電力を入力しその入力電力が正常なときは充
電され、電源断時に一定時間電力を供給する電力補償手
段と、この電力補償手段からの電力を入力し搭載機器の
処理データを保持すると共に電源断チェック用データを
記憶する揮発性メモリと、電源断復帰時に前記揮発性メ
モリの電源断チェック用データが破壊されているか否か
を判断する判断手段と、この判断手段で破壊されていな
いと判断されたとき前記揮発性メモリの記憶データを用
いて処理を実行させ、破壊されていると判断されたとき
揮発性メモリを初期化する制御手段とを具備する電源瞬
断対策装置。