JPH0224375B2 - - Google Patents
Info
- Publication number
- JPH0224375B2 JPH0224375B2 JP58058204A JP5820483A JPH0224375B2 JP H0224375 B2 JPH0224375 B2 JP H0224375B2 JP 58058204 A JP58058204 A JP 58058204A JP 5820483 A JP5820483 A JP 5820483A JP H0224375 B2 JPH0224375 B2 JP H0224375B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- capacitance
- driven
- wirings
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
この発明は、微細化と高速化を実現した大規模
集積回路に関するものである。
集積回路に関するものである。
大規模集積回路を高速で動作させるためには、
能動素子の高速化のみならず素子間の配線による
遅延時間を小さくすることが重要である。配線に
よる遅延時間を小さくするためには、配線の容量
を小さくすることが対策の一つとして考えられ
る。ところが第１図に示すような従来の配線方式
では、容量を小さくするために、微細化だけをし
ているにすぎなかつた。
能動素子の高速化のみならず素子間の配線による
遅延時間を小さくすることが重要である。配線に
よる遅延時間を小さくするためには、配線の容量
を小さくすることが対策の一つとして考えられ
る。ところが第１図に示すような従来の配線方式
では、容量を小さくするために、微細化だけをし
ているにすぎなかつた。
すなわち、第１図において、１〜３は絶縁膜を
介して基板上に配線された導体（以下単に配線と
いう）、４は基板、５は前記基板４と配線１〜３
の間の絶縁膜、６は集積回路を保護する保護膜で
ある。７〜９は前記各配線１〜３の基板４の容量
であり、１０，１１は隣接する配線１，２および
２，３の容量である。
介して基板上に配線された導体（以下単に配線と
いう）、４は基板、５は前記基板４と配線１〜３
の間の絶縁膜、６は集積回路を保護する保護膜で
ある。７〜９は前記各配線１〜３の基板４の容量
であり、１０，１１は隣接する配線１，２および
２，３の容量である。
また、第２図ａは配線幅Ｗと配線厚ｔの変化に
よる容量値との関係を、基板からの距離を一定と
した場合の特性を示す図で、第２図ｂは測定条件
を示す図である。
よる容量値との関係を、基板からの距離を一定と
した場合の特性を示す図で、第２図ｂは測定条件
を示す図である。
また、第３図ａは配線容量の各成分と配線幅Ｗ
との関係を示す図で、第３図ｂは測定条件を示す
図である。
との関係を示す図で、第３図ｂは測定条件を示す
図である。
第２図ａで曲線Ａ〜Ｄはそれぞれ配線厚ｔが
2μｍ、1μｍ、0.5μｍ、0.1μｍのときであり、直線
Ｅは平行平板近似の値を示す。
2μｍ、1μｍ、0.5μｍ、0.1μｍのときであり、直線
Ｅは平行平板近似の値を示す。
第３図ａで、直線は基板との間の容量C11の
変化を示し、直線は隣接配線間の容量2C12の変
化を示し、曲線は直線，を合成したもので
あり、直線は平行平板近似の値を示す。
変化を示し、直線は隣接配線間の容量2C12の変
化を示し、曲線は直線，を合成したもので
あり、直線は平行平板近似の値を示す。
従来の配線で微細化を行い、配線幅を小さくす
ると、端効果により配線幅に比例しては容量が減
少していかなくなる。また、配線間隔を狭くする
と、隣接配線間の容量が増大する。
ると、端効果により配線幅に比例しては容量が減
少していかなくなる。また、配線間隔を狭くする
と、隣接配線間の容量が増大する。
従来の配線は第１図に示すように構成されてい
るので、微細化を行つていつた場合、隣接配線間
の距離を近付けると隣接配線間の容量は大きくな
る。一方、これを避けようとして配線間隔を大き
くして配線幅のみを小さくしても、端効果により
基板容量は小さくすることができず、結局、全容
量を小さくすることができないなどの欠点があつ
た。
るので、微細化を行つていつた場合、隣接配線間
の距離を近付けると隣接配線間の容量は大きくな
る。一方、これを避けようとして配線間隔を大き
くして配線幅のみを小さくしても、端効果により
基板容量は小さくすることができず、結局、全容
量を小さくすることができないなどの欠点があつ
た。
この発明は、上記欠点を除去するためになされ
たもので、駆動すべき配線と、前記駆動すべき配
線と同相で変化する配線を設け、配線の横方向の
容量成分を減少できる配線方式を提供することを
目的としている。以下この発明を図面について説
明する。
たもので、駆動すべき配線と、前記駆動すべき配
線と同相で変化する配線を設け、配線の横方向の
容量成分を減少できる配線方式を提供することを
目的としている。以下この発明を図面について説
明する。
第４図はこの発明の一実施例を示すもので、こ
の図で、１２は実際に駆動すべき配線、１３，１
４は前記配線１２の横方向の容量を低減するため
に設けられた配線であり、１５，１６は前記配線
１３，１４を配線１２と同相で駆動するために取
り付けられたバツフアである。１７は前記配線１
２を駆動するための駆動回路である。
の図で、１２は実際に駆動すべき配線、１３，１
４は前記配線１２の横方向の容量を低減するため
に設けられた配線であり、１５，１６は前記配線
１３，１４を配線１２と同相で駆動するために取
り付けられたバツフアである。１７は前記配線１
２を駆動するための駆動回路である。
駆動すべき配線１２と同相で変化するような配
線１３，１４を配線１２の両側に配置する。これ
らの配線１２〜１４は、第４図に示すようにバツ
フア１５，１６からなる回路で結合する。このバ
ツフア１５，１６の入力容量を小さくするため
に、複数のゲートを直列に接続し徐々に駆動能力
を大きくした回路構成にする。このようにするこ
とにより、配線１２を駆動すると、少し遅れて両
側の配線１３，１４の電位が変化し、配線１２と
１３および１４間の電位差は少ししかなく、した
がつて、容量も小さくでき、実際の容量は基板４
との容量のみになり、微細化を行い配線幅Ｗを小
さくした場合、第３図ａの容量C11に示すように
ほぼ配線幅Ｗに比例して容量値を小さくできる。
線１３，１４を配線１２の両側に配置する。これ
らの配線１２〜１４は、第４図に示すようにバツ
フア１５，１６からなる回路で結合する。このバ
ツフア１５，１６の入力容量を小さくするため
に、複数のゲートを直列に接続し徐々に駆動能力
を大きくした回路構成にする。このようにするこ
とにより、配線１２を駆動すると、少し遅れて両
側の配線１３，１４の電位が変化し、配線１２と
１３および１４間の電位差は少ししかなく、した
がつて、容量も小さくでき、実際の容量は基板４
との容量のみになり、微細化を行い配線幅Ｗを小
さくした場合、第３図ａの容量C11に示すように
ほぼ配線幅Ｗに比例して容量値を小さくできる。
このようにすれば、隣接配線間の容量や端効果
による影響を低減でき、一方、基板容量の低減に
対しては、上述のように配線幅Ｗの微細化により
対処すればよい。
による影響を低減でき、一方、基板容量の低減に
対しては、上述のように配線幅Ｗの微細化により
対処すればよい。
なお、上記実施例では、駆動すべき配線１２の
両側に同相で変化するような配線１３，１４を設
けたが、これは片側でもよく、また、多層配線の
場合には、駆動すべき配線１２の上下に設けても
よく、要は駆動すべき配線の容量を減らしたい側
に設ければよい。
両側に同相で変化するような配線１３，１４を設
けたが、これは片側でもよく、また、多層配線の
場合には、駆動すべき配線１２の上下に設けても
よく、要は駆動すべき配線の容量を減らしたい側
に設ければよい。
以上説明したように、この発明は駆動すべき配
線の両側または上下に、前記配線と同相で変化す
る配線を配設したので、配線幅の縮小により配線
間容量値も小さくでき、かつ基板との容量値も小
さくできる。したがつて、配線による遅延時間を
短縮でき、高速化が図れる利点がある。
線の両側または上下に、前記配線と同相で変化す
る配線を配設したので、配線幅の縮小により配線
間容量値も小さくでき、かつ基板との容量値も小
さくできる。したがつて、配線による遅延時間を
短縮でき、高速化が図れる利点がある。
第１図は従来の大規模集積回路の配線を示す断
面図、第２図ａ，ｂは配線幅と容量値の関係を示
す特性図および測定条件を示す図、第３図ａ，ｂ
は配線容量の各成分と配線幅の関係を示す特性図
および測定条件を示す図、第４図はこの発明の一
実施例を模式的に示した断面図である。 図中、４は基板、５は絶縁膜、１２は駆動され
るべき配線、１３，１４はこの発明により配置さ
れた配線、１５，１６はバツフア、１７は駆動回
路である。
面図、第２図ａ，ｂは配線幅と容量値の関係を示
す特性図および測定条件を示す図、第３図ａ，ｂ
は配線容量の各成分と配線幅の関係を示す特性図
および測定条件を示す図、第４図はこの発明の一
実施例を模式的に示した断面図である。 図中、４は基板、５は絶縁膜、１２は駆動され
るべき配線、１３，１４はこの発明により配置さ
れた配線、１５，１６はバツフア、１７は駆動回
路である。
Claims (1)
- １ 駆動すべき配線を備えた大規模集積回路にお
いて、前記駆動すべき配線の上下、または左右に
前記駆動すべき配線と同相で変化する配線を設け
たことを特徴とする大規模集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58058204A JPS59182543A (ja) | 1983-03-31 | 1983-03-31 | 大規模集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58058204A JPS59182543A (ja) | 1983-03-31 | 1983-03-31 | 大規模集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59182543A JPS59182543A (ja) | 1984-10-17 |
| JPH0224375B2 true JPH0224375B2 (ja) | 1990-05-29 |
Family
ID=13077498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58058204A Granted JPS59182543A (ja) | 1983-03-31 | 1983-03-31 | 大規模集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59182543A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53108391A (en) * | 1977-03-04 | 1978-09-21 | Hitachi Ltd | Semiconductor device |
| JPS56160052A (en) * | 1980-05-15 | 1981-12-09 | Nec Corp | Semiconductor device |
-
1983
- 1983-03-31 JP JP58058204A patent/JPS59182543A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59182543A (ja) | 1984-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05343820A (ja) | マルチチップモジュール用回路基板 | |
| US20030062966A1 (en) | Method, memory system and memory module board for avoiding local incoordination of impedance around memory chips on the memory system | |
| JP2001148426A (ja) | 半導体回路、その遅延調整方法及びそのレイアウト方法 | |
| JP2921463B2 (ja) | 半導体集積回路チップ | |
| JP2681427B2 (ja) | 半導体装置 | |
| JPH0582646A (ja) | クロストークノイズ防止機能を備えた半導体回路 | |
| JPH02137356A (ja) | 半導体集積回路 | |
| JPH04113625A (ja) | 半導体装置の金属配線構造 | |
| JPS59182543A (ja) | 大規模集積回路 | |
| JPH0661351A (ja) | 集積回路 | |
| JP3031040B2 (ja) | 集積回路の製造方法 | |
| JP2606174B2 (ja) | ２階建て電子回路パッケージの実装方式 | |
| JPS61160953A (ja) | 半導体集積回路 | |
| JPS61156834A (ja) | 半導岩集積回路の信号伝送路 | |
| JPS63224339A (ja) | 集積回路装置 | |
| JPH0719478B2 (ja) | 半導体メモリ | |
| JP2956158B2 (ja) | 半導体装置及び半導体装置の金属配線方法 | |
| JP2000101211A (ja) | 積層配線基板構体 | |
| JPH05167000A (ja) | 半導体装置用パッケージのリード配線 | |
| JPH0691127B2 (ja) | 半導体集積回路 | |
| JPH06244190A (ja) | 半導体集積回路 | |
| JPH0746719B2 (ja) | 密着型イメ−ジセンサ | |
| JPH06103693B2 (ja) | 半導体装置 | |
| JPH01196909A (ja) | ディジタルフィルタ | |
| JPH06120408A (ja) | 半導体集積装置用リードフレーム |