JPH06103693B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06103693B2 JPH06103693B2 JP22464287A JP22464287A JPH06103693B2 JP H06103693 B2 JPH06103693 B2 JP H06103693B2 JP 22464287 A JP22464287 A JP 22464287A JP 22464287 A JP22464287 A JP 22464287A JP H06103693 B2 JPH06103693 B2 JP H06103693B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- resistivity
- semiconductor device
- circuit blocks
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に回路ブロック間を接続
する配線に関する。
する配線に関する。
従来、複数の回路ブロック間を配線で接続する半導体装
置はにおいては、第２図に示すように、出力回路ブロッ
ク１と入力回路ブロック２は高抵抗率配線３と低抵抗率
配線４とから構成されていた。第３図は、配線の抵抗率
（単位長当りの抵抗）による配線距離と遅延時間との関
係を示す図であり、出力回路ブロック１と、入力回路ブ
ロック２の配線距離が長くなると、配線抵抗が大きくな
り、特に高抵抗率配線では遅延時間が大きくなってい
た。
置はにおいては、第２図に示すように、出力回路ブロッ
ク１と入力回路ブロック２は高抵抗率配線３と低抵抗率
配線４とから構成されていた。第３図は、配線の抵抗率
（単位長当りの抵抗）による配線距離と遅延時間との関
係を示す図であり、出力回路ブロック１と、入力回路ブ
ロック２の配線距離が長くなると、配線抵抗が大きくな
り、特に高抵抗率配線では遅延時間が大きくなってい
た。
上述した従来の半導体装置においては、半導体装置の高
密度化に伴ない回路ブロック間の接続用配線の幅が狭く
なり、高抵抗率配線が多くなる傾向がある。すなわち単
位線長当りの抵抗値が大となる。又、半導体装置の大規
模化で、回路ブロック間の配線距離が長くなり、高抵抗
率配線を用いたことで配線抵抗が大きく、時定数の増加
を招き、遅延時間が大きくなって高速化を妨げるという
欠点がある。
密度化に伴ない回路ブロック間の接続用配線の幅が狭く
なり、高抵抗率配線が多くなる傾向がある。すなわち単
位線長当りの抵抗値が大となる。又、半導体装置の大規
模化で、回路ブロック間の配線距離が長くなり、高抵抗
率配線を用いたことで配線抵抗が大きく、時定数の増加
を招き、遅延時間が大きくなって高速化を妨げるという
欠点がある。
この対策として全面的に低抵抗率配線を採用しようとす
ると、太幅の配線を使用する必要があるため配線可能な
信号本数が減少するという問題をもっていた。
ると、太幅の配線を使用する必要があるため配線可能な
信号本数が減少するという問題をもっていた。
本発明の半導体装置は、複数の回路ブロックと、該回路
ブロック間を高抵抗率の配線とこれに接続する低抵抗率
の配線とを用いて接続する半導体装置であって、前記回
路ブロック間の配線はその長さが長い程低抵抗率の配線
の割合を多くしたものである。
ブロック間を高抵抗率の配線とこれに接続する低抵抗率
の配線とを用いて接続する半導体装置であって、前記回
路ブロック間の配線はその長さが長い程低抵抗率の配線
の割合を多くしたものである。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を説明するためのブロック図
である。
である。
複数の出力回路ブロック1,1Aと入力回路ブロック2,2Aと
はそれぞれ高抵抗率配線３と低抵抗率配線４で接続され
ている。そして、特に配線の長い出力回路ブロック１と
入力回路ブロック２間は、配線の長さの短い出力路ブロ
ック1Aと入力回路ブロック2A間に比べ、低抵抗率配線の
割合が多くなっている。
はそれぞれ高抵抗率配線３と低抵抗率配線４で接続され
ている。そして、特に配線の長い出力回路ブロック１と
入力回路ブロック２間は、配線の長さの短い出力路ブロ
ック1Aと入力回路ブロック2A間に比べ、低抵抗率配線の
割合が多くなっている。
このように回路ブロック間の配線距離が長く、高抵抗率
配線を用いることで配線抵抗が大きくなり、遅延時間の
遅れが大きい場合、回路ブロック間の配線を、低抵抗率
配線を多く使用することにより、配線抵抗を少なくし遅
延時間を速めることができる。
配線を用いることで配線抵抗が大きくなり、遅延時間の
遅れが大きい場合、回路ブロック間の配線を、低抵抗率
配線を多く使用することにより、配線抵抗を少なくし遅
延時間を速めることができる。
以上説明したように本発明は、半導体装置内の回路ブロ
ック間を接続する配線において、その距離が長い場合配
線抵抗が大きな高抵抗率配線を用いると、時定数が大き
く、遅延時間の遅れが大きくなるため、配線が長くなる
につれて低抵抗率配線の割合を多くすることにより、配
線抵抗を小さくし、時定数を減少させ、回路ブロック間
の遅延時間を速くでき、大規模化による回路ブロック間
の長い配線の遅延時間を小さくできる効果がある。
ック間を接続する配線において、その距離が長い場合配
線抵抗が大きな高抵抗率配線を用いると、時定数が大き
く、遅延時間の遅れが大きくなるため、配線が長くなる
につれて低抵抗率配線の割合を多くすることにより、配
線抵抗を小さくし、時定数を減少させ、回路ブロック間
の遅延時間を速くでき、大規模化による回路ブロック間
の長い配線の遅延時間を小さくできる効果がある。
第１図は本発明の一実施例を説明するためのブロック
図、第２図は回路ブロック間の配線構造を説明するため
のブロック図、第３図は抵抗率の違いによる配線距離と
遅延時間との関係を示す図である。 1,1A…出力回路ブロック、2,2A…入力回路ブロック、３
…高抵抗率配線、４…低抵抗率配線。
図、第２図は回路ブロック間の配線構造を説明するため
のブロック図、第３図は抵抗率の違いによる配線距離と
遅延時間との関係を示す図である。 1,1A…出力回路ブロック、2,2A…入力回路ブロック、３
…高抵抗率配線、４…低抵抗率配線。
Claims (1)
- 【請求項１】複数の回路ブロックと、該回路ブロック間
を高抵抗率の配線とこれに接続する低抵抗率の配線とを
用いて接続する半導体装置において、前記回路ブロック
間の配線はその長さが長い程低抵抗率の配線の割合が多
くなっていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22464287A JPH06103693B2 (ja) | 1987-09-07 | 1987-09-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22464287A JPH06103693B2 (ja) | 1987-09-07 | 1987-09-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6466951A JPS6466951A (en) | 1989-03-13 |
| JPH06103693B2 true JPH06103693B2 (ja) | 1994-12-14 |
Family
ID=16816916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22464287A Expired - Lifetime JPH06103693B2 (ja) | 1987-09-07 | 1987-09-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103693B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2674462B2 (ja) * | 1993-04-13 | 1997-11-12 | 日本電気株式会社 | 半導体装置 |
-
1987
- 1987-09-07 JP JP22464287A patent/JPH06103693B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6466951A (en) | 1989-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0355724B1 (en) | Two-level ECL multiplexer without emitter dotting | |
| EP0334545A2 (en) | Single-level multiplexer | |
| JPS59117343A (ja) | １ゲ−ト遅延を有する出力マルチプレクサ | |
| GB1529542A (en) | Data distribution networks | |
| US4721867A (en) | High speed logic gate with simulated open collector output | |
| JP2760017B2 (ja) | 論理回路 | |
| JP2776551B2 (ja) | バスライン方式半導体記憶装置 | |
| US4719371A (en) | Differential type gate circuit having control signal input | |
| JPS63215212A (ja) | パルス回路 | |
| JPH01143251A (ja) | 半導体装置 | |
| JP2808754B2 (ja) | ゲートアレイ型集積回路 | |
| US3218471A (en) | Cryotron counter circuit with automatic reset | |
| JP2829994B2 (ja) | 半導体集積回路 | |
| JPH0455006B2 (ja) | ||
| JPS5984603U (ja) | 分岐ラインの配線構造 | |
| JPS5919433A (ja) | Ｅｃｌ集積回路装置 | |
| JPH0241867Y2 (ja) | ||
| SU780202A1 (ru) | Пересчетное устройство | |
| JPH07221182A (ja) | 半導体装置 | |
| JPH11135920A (ja) | プリント配線板およびクロックスキュー調整方法 | |
| SU1208554A2 (ru) | Устройство переменного приоритета | |
| JPS59156025A (ja) | 半導体集積回路 | |
| JPS64723B2 (ja) | ||
| JPS6020607U (ja) | 組合せユニツト内のバスライン選定接続構造 | |
| JPS61248440A (ja) | マスタ−スライス方式論理集積回路 |