JPH02244344A - 保守情報の解析方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ メインＣＰＵとサブＣＰＵが含まれる高速Ｉ／Ｏ制御チ
ャネルとが接続されたシステムにおける保守情報の解析
方式に関し、 サブＣＰＵに起因する障害が発生した時のそれまでの保
守情報を基に正確な障害解析が行えるようにすることを
目的とし、 メインＣＰＵにバスを介して少なくとも１個の高速Ｉ／
Ｏ制御チャネルと保守情報が格納される第１の保守情報
エリアを含むメインメモリとが接続されたシステムにお
いて、高速Ｉ／Ｏ制御チャネルはサブＣＰＵと、該サブ
ＣＰＵにより制御されるＤＭＡ制御回路と、保守情報を
格納する第２の保守情報エリアを含むローカルメモリと
、該ローカルメモリに保守情報を書込む時のアドレスを
指示する保守情報格納ポインタと、該ローカルメモリか
ら保守情報を読出す時のアドレスを指示する保守情報読
出しポインタとによりなり、前記保守情報読出しポイン
タは保守情報格納ポインタに追随するように更新される
と共に、第２の保守情報エリアから保守情報を読出して
ＤＭＡ制御により第１の保守情報エリアに格納し、サブ
ＣＰＵに起因する障害が発生した時の第１の保守情報エ
リアの内容をメインＣＰＵにより解析するように構成す
る。

［産業上の利用分野コ 本発明はメインＣＰＵとサブＣＰＵが含まれる高速！／
Ｏ制御チャネルとが接続されたシステムにおける保守情
報の解析方式に関する。

高速Ｉ／Ｏを持っている端末装置においては、メインＣ
ＰＵのみでは制御が間に合わないため、高速Ｉ／Ｏの制
御のためのサブＣＰＵを持つことが多い。この場合、メ
インＣＰＵはメインメモリをアクセスすることができる
が、サブＣＰＵのローカルメモリやローカルＩ／Ｏ制御
チャネルをアクセスすることはできない。そこで、サブ
ＣＰＵに起因する障害が発生した時の障害診断を確実に
行うことが要請されている。

［従来の技術］ 第４図は従来の高速Ｉ／Ｏ制御システム例を示すブロッ
ク図である。メインＣＰＵＩと高速Ｉ／Ｏ制御チャネル
２とがバス３を介して接続されている。バス３にはまた
、メインメモリ４及びプリンタ等の出力装置６が接続さ
れている。そして、該高速Ｉ／Ｏ制御チャネル２には高
速ｌ／Ｏ（例えば磁気ディスク装置等）５が接続されて
いる。

高速Ｉ／Ｏ制御チャネル２は、サブＣＰＵ２ａＤ　Ｍ　
Ａ　＃Ｊ御回路２ｂ、保守情報が格納される保守情報エ
リア２ｃ及び高速ｌ／Ｏ５と直接接続されるローカルＩ
／Ｏ制御チャネル２ｄより構成されている。これら各構
成要素は、内部バス２ｅを介して相互接続されている。

このように構成されたシステムの動作を概説すれば、以
下のとおりである。

メインＣＰＵＩからサブＣＰＵ２ａに対してデータ転送
コマンドが発せられると、サブＣＰＵ２ａは高速ｌ／Ｏ
５からのデータをローカルＩ／Ｏ制御チャネル２ｄを介
して読出し、ＤＭＡ制御回路２ｂを介してメインメモリ
４に格納する。逆にメインメモリ４に格納されているデ
ータを高速ｌ／Ｏ５に転送する場合には、ＤＭＡ制御回
路２ｂを介してローカルＩ／Ｏ制御チャネル２ｄから高
速■／Ｏ５に転送する。

このようなデータの転送過程において、高速■／Ｏ５に
データがうまく書込めたか、データをうまく読出せたか
どうか又はりトライの回数等の保守情報が保守情報エリ
ア２ｃに格納されていく。

ここで、データ転送過程で障害が発生した時には、メイ
ンＣＰＵＩはメインメモリ４に格納された保守情報を読
出し、出力装置６から出力保守情報７として出力する。

これにより、オペレータは障害解析を行うことができる
。

〔発明が解決しようとする課題１ 前述したように、従来は高速１／Ｏ５に障害が発生した
時、メインＣＰＵＩがらの指示によりサブＣＰＵ２ａか
ら通知され、障害が発生した後に障害の原因となった保
守情報をメインメモリ４（又は高速Ｉ／Ｏ制御チャネル
内のローカルメモリ）からメインＣＰＵＩが読出して収
集していた。

しかしながら、サブＣＰＵ２Ｈの暴走のようなサブＣＰ
Ｕ２ａ自体に起因する障害が発生した場合には、保守情
報の収集は不可能であった。つまり、障害発生後に情報
を収集するため、情報に誤りが含まれたり、情報の収集
が不可能となったりする。

本発明はこのような課題に鑑みてなされたものであって
、サブＣＰＵに起因する障害が発生した時のそれまでの
保守情報を基に正確な障害解析が行えるようにすること
ができる保守情報の解析方式を提供することを目的とし
ている。

出力される出力保守情報である。なお、図中に示す太い
実線は情報の流れを示している。

［課題を解決するための手段］ 第１図は本発明の原理ブロック図である。第４図と同一
のものは、同一の符号を付して示す。図において、２ａ
はサブＣＰＵ、２ｂは該サブＣ・ＰＵ２ａにより制御さ
れるＤＭＡ制御回路、２ｆは保守情報を格納する第２の
保守情報エリア２ｆ。

を含むローカルメモリ、２ｇは該ローカルメモリ２ｆに
保守情報を書込む時のアドレスを指示する保守情報格納
ポインタ、２ｈは該ローカルメモリ２ｆから保守情報を
読出す時のアドレスを指示する保守情報読出しポインタ
である。これら各構成要素は内部バス２ｅにより相互接
続されている。

４ａはメインメモリ４内に含まれる高速！／Ｏ制御チャ
ネル２から読出した保守情報を格納する第１の保守情報
エリアである。５は高速Ｉ／Ｏ制御チャネル２と接続さ
れる高速Ｉ／Ｏ．６はバス３と接続される出力装置、７
は該出力装置６から［作用］ 高速ｌ／Ｏ５とメインＣＰＵＩとの間でデータのやりと
り（ライトとリード）を行っている時、保守情報格納ポ
インタ２ｇで指示される保守情報エリア２ｆｏのアドレ
スにデータの一部が保守情報として格納される。一方、
保守情報読出しポインタ２ｈは保守情報格納ポインタ２
ｇに追随する形でそのポイント値が変化し、保守情報デ
ータを読出す。読出されたデータはＤＭＡ制御回路２ｂ
によりメインメモリ４の保守情報エリア４ａにＤＭＡ転
送で送られ、格納される。従って、サブＣＰＵ２ａに起
因する障害が発生した場合でも保守情報エリア４ａには
、サブＣＰＵ２ａが故障するまでの保守情報が格納され
ているので、メインメモリ１はこの保守情報を読出して
障害解析を行うことができる。

また、保守情報を出力装置６で出力保守情報として出力
してオペレータに解析させてもよい。このように、本発
明によればサブＣＰＵ２ａに障害が発生した場合でもそ
れまでの保守データを書込んでおけるので、サブＣＰＵ
に起因する障害が発生した時のそれまでの保守情報を基
に正確な障害解析が行えるようにすることができる。

［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図は本発明の一実施例を示す構成ブロック図である
。第１図と同一のものは、同一の符号を付して示す。図
において、２１はメインＣＰＵＩとサブＣＰＵ２ａとの
情報交換を行うための制御レジスタである。２ｆｌは高
速■／Ｏ５から人力したデータを一時保存する入力バッ
ファ、２ｆ２は高速ｌ／Ｏ５に出力するデータを一時保
存する出力バッファである。これら人出力バッファは、
ローカルメモリ２Ｃ内に含まれる。

４ｂは高速Ｉ／Ｏ制御チャネル２内の入力バッファ２ｆ
ｌから読出したデータを保存する入力バッファ、４ｃは
高速ｌ／Ｏ５に出力するデータを保存する出力バッファ
である。これらバッファはメインメモリ４に含まれる。

このように構成された回路の動作を説明すれば、以下の
とおりである。

（１）高速Ｉ／Ｏからのデータの読取りメインＣＰＵＩ
から制御レジスタ２１を介してサブＣＰＵ２ａに高速ｌ
／Ｏ５からのデータの読取りが指示されると、サブＣＰ
Ｕ２ａは高速■／Ｏ５からのデータをローカルＩ／Ｏ制
御チャネル２ｄを介して読取って入力バッファ２ｆｌに
保存する。サブＣＰＵ２ａは全てのデータの読取りが終
了したら、その旨を制御レジスタ２１を介してメインＣ
ＰＵＩに通知する。

メインＣＰＵＩは終了通知を受取ったら、再度サブＣＰ
Ｕ２ａに対して制御レジスタ２１を介して制御信号を送
り、入力バッファ２ｆｌに保存されているデータをメイ
ンメモリ４の所定の番地に格納するように指示する。こ
の時、人力バッファ２ｆｌから入力バッファ４ｂへのデ
ータの転送はＤＭＡ制御回路２ｂによるＤＭＡ転送によ
り行われる。全てのデータ転送が終了したら、サブＣＰ
Ｕ２ａは制御レジスタ２１を介してメインＣＰＵ１に全
てのデータ転送が終了したことを通知する。

（２）高速Ｉ／Ｏへのデータの書込み メインＣＰＵ１から制御レジスタ２１を介してサブＣＰ
Ｕ２ａに高速ｌ／Ｏ５へのデータの書込みが指示される
と、サブＣＰＵ２ａは出力バッファ４ｃに保存されてい
るデータをＤＭＡ制御回路２ｂにより出力バッファ２ｆ
２にＤＭＡ転送する。

出力バッファ２ｆ２への全てのデータ転送が終了したら
、サブＣＰＵ２ａは制御レジスタ２１を介してメインＣ
ＰＵＩにデータ転送終了を通知する。

メインＣＰＵＩはこの終了通知を受けたら、再度制御レ
ジスタ２１を介してサブＣＰＵ２Ｈに指令を送り、出力
バッファ２ｆ２の内容を高速■／Ｏ５に書込ませる。こ
の結果、出力バッファ２ｆ２の内容は、ローカルＩ／Ｏ
制御チャネル２ｄを介して高速１／Ｏ５に書込まれる。

全てのデータの高速１／Ｏ５へのデータ書込みが終了し
たら、サブＣＰＵ２ａは制御レジスタ２１を通じてメイ
ンＣＰＵＩに全てのデータの書込みが終了したことを通
知する。

このような一連のデータのやりとりにおいて、ローカル
メモリ２ｆ内の保守情報エリア２ｆｏには保守情報が順
次書込まれていく。この時保守情報エリア２ｆｏのアド
レスは、保守情報格納ポインタ２ｇにより指示される。

一方、保守情報読出しポインタ２ｈは、保守情報格納ポ
インタ２ｇに追随してそのポイント値が更新されていく
。該保守情報読出しポインタ２ｈにより指示されたアド
レスの保守情報は、読出されてメインメモリ４内の保守
情報エリア４ａにＤＭＡ転送により順次格納されていく
。なお、保守情報エリア２ｆｏから保守情報エリア４ａ
への保守情報の転送処理には、Ｉ／Ｏ制御の空き時間を
利用しているため、Ｉ／Ｏ性能の低下にはならない。こ
のため、ｌ／Ｏ５を動作させている時、常時この処理を
行うことができる。

第３図は保守情報エリアの保守情報の格納状態を示す図
である。例えば、保守情報エリアの容量が／Ｏ０バイト
であるものとすると、保守情報は１バイト目から順次／
Ｏ０バイトまで書込まれ、／Ｏ０バイトまで書込まれた
ら、再び１バイト目から新しい保守情報を前の情報に上
書きしていく。

例えば、４５バイト目でＩｌｏの障害が発生した時、保
守情報エリアには斜線で示した新しい保守情報と４６バ
イトから／Ｏ０バイトまでの古い保守情報とが含まれる
。しかしながら、これら保守情報は、障害が発生する直
前までの／Ｏ０バイトの保守情報を常に格納しているこ
とになる。

従って、この保守情報エリア４ａの内容をメインＣＰＵ
Ｉは読出して障害解析することができ、或いは出力装置
６により出力保守情報７として出力することもできる。

出力保守情報として出力した場合には、オペレータはそ
の出力情報により障害解析を行うことができる。

上述の説明では、ｌ／Ｏ５に障害が発生°した場合につ
いて説明したが、サブＣＰＵ２ａに障害が発生した時で
も全く同様である。つまり、サブＣＰＵ２ａに障害が発
生した場合でも保守情報エリア４ａにはそれまでの保守
情報が正確に保存されているので、８カ保守情報として
出力することにより障害解析ができる。また、上述の実
施例では高速Ｉ／Ｏ及び高速Ｉ／Ｏ制御チャネルを１組
設けた例を示したがこれらの組は複数組設けてもよい。

［発明の効果］ 以上、詳細に説明したように、本発明によればメインＣ
ＰＵと高速１／Ｏ間でデータ転送を行う場合に、その都
度保守情報エリアに保守情報を保存する構成とすること
によりＩｌｏ乃至はサブＣＰＵに障害が発生した場合で
もそれまでの保守情報を基に正確な障害解析が行える保
守情報の解析方式を提供することができる。本発明は、
特にサブＣＰＵに障害が発生した場合でもそれまでの保
守情報を正確に保存できるので、実用上の効果が大きい
。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す構成ブロック図、 第３図は保守情報エリアの保守情報の格納状態を示す図
、 第４図は従来の高速Ｉ／Ｏ制御システム例を示す図であ
る。 第１図において、 １はメインＣＰＵ。 ２は高速Ｉ／Ｏ制御チャネル、 ２ａはサブＣＰＵ。 ２ｂはＤＭＡ制御回路、 ２ｄはローカルＩ／Ｏ制御チャネル、 ２ｆはローカルメモリ、 ２ｆｏは保守情報エリア、 ２ｇは保守情報格納ポインタ、 ２ｈは保守情報読出しポインタ、 ３はバス、 ４はメインメモリ、 ４ａは保守情報エリア、 ５は高速Ｉ／Ｏ． ６は出力装置、 ７は出力保守情報である。

Claims (1)

1. 【特許請求の範囲】 メインＣＰＵ（１）にバス（３）を介して少なくとも１
   個の高速Ｉ／Ｏ制御チャネル（２）と保守情報が格納さ
   れる第１の保守情報エリア（４ａ）を含むメインメモリ
   （４）とが接続されたシステムにおいて、 前記高速Ｉ／Ｏ制御チャネル（２）はサブＣＰＵ（２ａ
   ）と、該サブＣＰＵ（２ａ）により制御されるＤＭＡ制
   御回路（２ｂ）と、保守情報を格納する第２の保守情報
   エリア（２ｆｏ）を含むローカルメモリ（２ｆ）と、該
   ローカルメモリ（２ｆ）に保守情報を書込む時のアドレ
   スを指示する保守情報格納ポインタ（２ｇ）と、該ロー
   カルメモリ（２ｆ）から保守情報を読出す時のアドレス
   を指示する保守情報読出しポインタ（２ｈ）とによりな
   り、 前記保守情報読出しポインタ（２ｈ）は保守情報格納ポ
   インタ（２ｇ）に追随するように更新されると共に、第
   ２の保守情報エリア（２ｆｏ）から保守情報を読出して
   ＤＭＡ制御により第１の保守情報エリア（４ａ）に格納
   し、サブＣＰＵ（２ａ）に起因する障害が発生した時の
   第１の保守情報エリア（４ａ）の内容をメインＣＰＵ（
   １）により解析するように構成したことを特徴とする保
   守情報の解析方式。