JPH02244495A

JPH02244495A - ジョセフソンラッチ回路

Info

Publication number: JPH02244495A
Application number: JP1063473A
Authority: JP
Inventors: Shuichi Tawara; 修一田原; Shuichi Nagasawa; 秀一永沢
Original assignee: Agency of Industrial Science and Technology
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1989-03-17
Filing date: 1989-03-17
Publication date: 1990-09-28
Also published as: JPH043037B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、ジョセフソン接合を用いたラッチ回路、より
詳しくは真信号と補信号とを回路の中で入力、さらに出
力しているデュアルレール方式の論理回路において情報
を一時なくわえるラッチ回路に関するものである。

（従来の技術）ジョセフソン接合素子は一度電圧状態にスイッチすると
電源電流を切らないかぎり電圧状態を保持するというラ
ッチング動作を行う。このため、ジョセフソン接合を用
いた論理回路においては電源電流を一度０にリセットす
るＡＣ電源方式が一般的である。この電源方式において
は、電源電流が０の間、計算した結果を保持するラッチ
回路力ぐ不可欠である。一方、このジョセフソン接合を
用いた論理回路ではインバーターを構成することが半導
体に比べ難しく、一般にデュアルレール方式が採用され
ている。デュアルレール方式は論理回路において入力さ
れる信号の補信号も同時に入力し、出力される信号の補
信号もその論理回路の中で同時に発生させる回路方式で
あり、タイミング信号を必要とするインバーターを用い
る必要がないため、回路の高速化が図れる。従って、上
述のラッチ回路の出力も真信号と補信号のいずれもが出
力されるデュアルレール方式のラッチ回路が必要である
。

従来、いくつかのラッチ回路が提案され研究されている
が、ここでは回路の占有面積の点で優れている第４図に
示す従来例をその一例として説明する。この従来のラン
チ回路の動作については文献ジャーナルオブアプライド
フィジノクス（Ｊｏｕｒｎａｌ　ｏｆＡｐｐｌｉｅｄ　
Ｐｈｙｓｉｃｓ）　ｖｏｌ、５９（９）、　ｐｐ３１９
６−３２０１に詳しいのでここでは簡単に述べるにとど
める。第４図は従来例の等価回路を示しており、図にお
いて４０はデータ人力線、４１はラッチイネーブル信号
線、４２．４３，４４，４７．４８はジョセフソン接合
、４５はインダクタンス、４６はセンス信号人力線、４
９，４００，４０１は抵抗、４０２は補信号出力線路、
４０３は真信号出力線路であり、ジョセフソン接合４２
とインダクタンス４５とからデータ保持ループを構成す
る。データ“１″を書き込むときにはデータ入力線、ラ
ッチイネーブル信号線を通してデータ信号とラッチイネ
ーブル信号をデータ保持ループに入力する。これにより
ジョセフソン接合４２がスイッチし、永久電流としてデ
ータ保持ループにデータを貯える。ラッチイネーブル信
号はラッチ回路への書き込みのタイミングを知らせると
共にデータ保持ループのデータをリセットするためのも
のである。該ラッチ回路は両極性ＡＣ駆動で用いられる
ために前段のマシンサイクルの時にデータ保持ループへ
入力された人力信号と極性の異なるラッチイネーブル信
号が次段では入力される。従って、データ保持ループに
流れる永久電流とラッチイネーブル信号がジョセフソン
接合４２で重畳され、このジョセフソン接合４２がスイ
ッチして永久電流がリセットされる。読みだしはセンス
信号人力線４６に流れるセンスゲート電流の立ち上がり
の時に行われる。データ保持ループに永久電流が流れて
いる場合にはセンスゲート電流の立ち上がりにともない
ジョセフソン接合４３．４４がスイッチし、真信号出力
線路４０３に出力が現れる。データ保持ループに永久電
流が流れていない場合にはセンスゲート電流が立ち上が
る最後の段階でジョセフソン接合４７の臨界電流値を越
え、ジョセフソン接合４７がスイッチして続いてジョセ
フソン接合４８がスイッチして補信号出力線路４０２に
出力が現れる。以上のようにして、ジョセフソンラッチ
回路を実現することができる。

（発明が解決しようとする課題）しかしながら、上述したラッチ回路には次のような問題
点がある。すなわちデータをリセットするとき、必ず前
段のマシンサイクルと極性の異なるゲート電流が必要な
ことである。言い変えれば、両極性ＡＣ駆動のシステム
の時にしか使用できないということである。ジョセフソ
ン集積回路においては論理回路のみならず記憶回路も必
要なことはいうまでもない。ジョセフソン記憶回路は電
流の極性に情報がのっていたり、電流の重ねあわせで動
作したりする場合がほとんどであるので両極性ＡＣ駆動
で動作させることは困難である。従ってそのほかに駆動
方式としてＤＣ駆動や単極性ＡＣ駆動で動作させること
が考えられるが、論理回路も駆動しなければならないこ
とを考えるとＤＣ駆動で動作させることは難しいと考え
られる。そこで単極性ＡＣ駆動方式が最適であると考え
られたが、その場合には上述したように従来のようなラ
ッチ回路は用いることができない。

（課題を解決するための手段）本発明によれば、単一もしくは複数のジョセフソン接合
と超伝導インダクタンスよりなるデータ保持ループと、
それぞれ該データ保持ループの一部に磁気的に結合した
真信号入力線路及び補信号人力線路と、前記データ保持
ループの一部に磁気的に結合したセンス回路と、さらに
該センス回路により前記データ保持ループに保持された
情報を読みとり真信号と補信号を発生する出力回路とか
ら構成され、前述の二つの入力線路の一方には真信号と
ラッチイネーブル信号の積演算された信号が入力され、
他方には補信号とラッチイネーブル信号の積演算された
信号が入力される事を特徴とするジョセフソンラッチ回
路が得られる。

（作用）本発明のデータ保持ループはジョセフソン接合とインダ
クタンスから構成され該ジョセフソン接合のスイッチに
よりデータが書き込まれる。データが“１″の時には真
信号がジョセフソン接合の臨界電流値を越えるように入
力され永久電流が書き込まれる。また、データが“０″
の時には補信号が永久電流と重畳されジョセフソン接合
の臨界電流値を越えるように人力され永久電流がリセッ
トされる。それぞれの入力信号はラッチイネーブル信号
と積演算を行ったのちに人力されるので、入力信号を人
力するタイミングなどの点で問題が発生することはない
。データ保持ループに保持されたデータはデータ保持ル
ープに磁気的に結合したセンスゲート回路により読みだ
され、真信号と補信号が出力される。

（実施例）第１図〜第３図は本発明の詳細な説明するための図で、
第１図は実施例の等価回路を示し、図において１は真信
号人力線路、２は補信号人力線路、３．８．１９はジョ
セフソン接合、４，５．６はインダクタンス、７はイン
ターフェロメタ−ゲート回路、９はゲート電流線路、１
０．１１は出力抵抗、１２は真信号出力線路、１３は補
信号出力線路、１４はラッチイネーブル信号線、１５．
１６は積演算回路、１７は真信号線、１８は補信号線で
ある。ジョセフソン接合３のオーダーパラメーターの位
相差をθとすると、真信号入力線路１より人力される電
流Ｉｅとの電流−位相特性は第２図に示されるようにな
る。第２図において２１から２６まではそれぞれ動作点
を示す。この電流−位相特性はジョセフソン接合３の臨
界電流値とインダクタンス４，５．６のインダクタンス
値により決定され、図に示す様な特性を持つように設定
することができる。また、第３図はジョセフソン論理回
路のゲート電流波形の一例で単極性ＡＣ駆動の場合を模
式的に示したもので３１は動作領域、３２はデータ書き
込み領域、３３はデータ保持領域、３４はマシンサイク
ル、３５はデータ読みだし領域を示す。

第３図に示す動作領域３１において計算された結果は真
信号線１７あるいは補信号線１８を通り積演算回路１６
あるいは１５に入力される。ラッチイネーブル信号が積
演算回路１５及び１６に人力されてデータ書き込み領域
３２にはいり、真信号入力線路１あるいは補信号入力線
路２を介してデータ保持ループにデータが入力される。

計算結果がパ１′″の場合は真信号が人力されデータ保
持ループに電流が誘起されジョセフソン接合３がスイッ
チする。即ち第２図において動作点は２１を通って２２
へと移る。ゲート電流が立ち下がったのちは動作点は２
３に移り、データ保持領域３３の間データが保持される
。一方、計算結果が“′０パの場合は補信号が入力され
る。補信号によりデータ保持ループに誘起される電流は
ジョセフソン接合３では真信号の場合と逆方向になるた
め、動作点は２３から２４．２５を通って２６へ移り、
データ保持ループの永久電流をリセットする。次に読み
だしの時にはデータ読みだし領域３５の間にゲート電流
線路を通って、インターフェロメタ−ゲート回路７にゲ
ート電流が印加される。データ保持ループに永久電流が
流れている場合にはインターフェロメタ−ゲート回路７
がスイッチしてデータが読みだされ、真信号出力線路に
信号が現れる。このときゲート電流は抵抗１０にも分流
するがこの分流電流がジョセフソン接合１９をスイッチ
することがないように抵抗１０と１１を適当に選ぶこと
ができる。

データ保持ループに永久電流が流れていない場合にはゲ
ート電流の立ち上がりの最後の段階でジョセフソン接合
８がスイッチして、続いてジョセフソン接合１９がスイ
ッチし補信号出力線路１３に出力信号が現れる。このと
き、動作領域においてゲート電流はインターフェロメタ
−ゲート回路７に流れていないのでデータ保持ループの
状態が変化しても出力には影響を及ぼさない。

以上のように本回路を用いてジョセフソンラッチ回路を
実現することができる。本回路はテ゛ユアルレール方式
を利用したラッチ回路であり、単極性ＡＣ駆動方式の時
に用いられるラッチ回路である。出力としては真信号及
び補信号を発生する。

（発明の効果）本発明のラッチ回路は単極性ＡＣ駆動方式の時に用いる
ことができ、その動作のためにいがなるタイミングシー
ケンスも必要としない。またデータの書き込みのために
単一のジョセフソン接合を用いており回路の占有面積を
小さくすることができる。

【図面の簡単な説明】

第１図、第２図、第３図は本発明の詳細な説明するため
の図で、第１図は実施例の等価回路図、第２図はデータ
保持ループの電流−位相特性図、第３図は単極性ＡＣ駆
動方式のゲート電流波形図。第４図は従来例の等価回路
図。図中の番号はそれぞれ、１・・・真信号入力線路、２・・・補信号人力線路、３
．８．１９・・・ジョセフソン接合、４，５．６・・・
インダクタンス、７・・・インターフェロメタ−ゲート
回路、９・・・ゲート電流線路、１０．１１・・・出力
抵抗、１２・・・真信号出力線路、１３・・・補信号出
力線路、１４・・・ラッチイネーブル信号線、１５．１
６・・・積演算回路、１７・・・真信号線、１８．・、
補信号線、２１，２２，２３，２４，２５．２６・・・
動作点、３１・・・動作領域、３２・・・データ書き込
み領域、３３・・・データ保持領域、３４・・・マシン
サイクル、３５・・・データ読みだし領域、４０・・・
データ入力線、４１・・・ラッチイネーブル信号線、４
２．４３，４４，４７．４８・・・ジョセフソン接合、
４５・・・インダクタンス、４６・・・センス信号入力
線、４９，４００，４０１・・・抵抗、４０２・・・補
信号出力線路、４０３・・・真信号出力線路を示す。

Claims

【特許請求の範囲】

単一もしくは複数のジョセフソン接合と超伝導インダク
タンスよりなるデータ保持ループと、それぞれ該データ
保持ループの一部に磁気的に結合した真信号入力線路及
び補信号入力線路と、前記データ保持ループの一部に磁
気的に結合したセンス回路と、さらに該センス回路によ
り前記データ保持ループに保持された情報を読みとり真
信号と補信号を発生する出力回路とから構成され、前述
の二つの入力線路の一方には真信号とラッチイネーブル
信号の積演算された信号が入力され他方には補信号とラ
ッチイネーブル信号の積演算された信号が入力される事
を特徴とするジョセフソンラッチ回路。