JPH02244496A

JPH02244496A - ジョセフソンラッチ回路

Info

Publication number: JPH02244496A
Application number: JP1063474A
Authority: JP
Inventors: Shuichi Tawara; 修一田原
Original assignee: Agency of Industrial Science and Technology
Current assignee: National Institute of Advanced Industrial Science and Technology
Priority date: 1989-03-17
Filing date: 1989-03-17
Publication date: 1990-09-28
Also published as: JPH043038B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、°ジョセフソン接合を用いたラッチ回路、よ
り詳しくは真信号と補信号とを回路の中で入力、さらに
出力しているデュアルレール方式の論理回路において情
報を一時だくわえるラッチ回路に関するものである。

（従来の技術）ジョセフソン接合素子は一度電圧状態にスイッチすると
電源電流を切らないかぎり電圧状態を保持するというラ
ッチング動作を行う。このため、ジョセフソン接合を用
いた論理回路においては電源電流を一度０にリセットす
るＡＣ電源方式が一般的である。この電源方式において
は、電源電流が０の間、計算した結果を保持するラッチ
回路が不可欠である。一方、このジョセフソン接合を用
いた論理回路ではインバーターを構成することが半導体
に比べ難しく、一般にデュアルレール方式が採用されて
いる。デュアルレール方式が論理回路において入力され
る信号の補信号も同時に人力し、出力される信号の補信
号もその論理回路の中で同時に発生させる回路方式であ
り、タイミング信号を必要とするインバーターを用いる
必要がないため、回路の高速化が図れる。従って、上述
のラッチ回路の出力も真信号と補信号のいずれもが出力
されるデュアルレール方式のラッチ回路が必要である。

従来、いくつかのラッチ回路が提案され研究されている
が、ここでは回路の占有面積の点で優れている第４図に
示す従来例をその一例として説明する。この従来のラッ
チ回路の動作については文献ジャーナルオブアプライド
フイジックス（Ｊｏｕｒｎａｌ　ｏｆＡｐｐｌｉｅｄ　
Ｐｈｙｓｉｃｓ）　ｖｏｌ、５９（９）、　ｐｐ３１９
６−３２０１に詳しいのでここでは簡単に述べるにとど
める。第４図は従来例の等価回路を示しており、図にお
いて４０はデータ人力線、４１はラッチイネーブル信号
線、４２．４３，４４，４７．４８はジョセフソン接合
、４５はインダクタンス、４６はセンス信号人力線、４
９，４００，４０１は抵抗、４０２は補信号出力線路、
４０３は真信号出力線路であり、ジョセフソン接合４２
とインダクタンス４５とからデータ保持ループを構成す
る。データ“１”を書き込むときにはデータ人力線、ラ
ッチイネーブル信号線を通してデータ信号とラッチイネ
ーブル信号をデータ保持ループに人力する。これにより
ジョセフソン接合４２がスイッチし、永久電流としてデ
ータ保持ループにデータを貯える。ラッチイネーブル信
号はラッチ回路への書き込みのタイミングを知らせると
共にデータ保持ループのデータをリセットするためのも
のである。該ラッチ回路は両極性ＡＣ駆動で用いられる
ために前段のマシンサイクルの時にデータ保持ループへ
入力された人力信号と極性の異なるラッチイネーブル信
号が次段では人力される。従って、データ保持ループに
流れる永久電流とラッチイネーブル信号がジョセフソン
接合４２で重畳され、このジョセフソン接合４２がスイ
ッチして永久電流がリセットされる。読みだしはセンス
信号入力線４６に流れるセンスゲート電流の゛立ち上が
りの時に行われる。データ保持ループに永久電流が流れ
ている場合にはセンスゲート電流の立ち上がりにともな
いジョセフソン接合４３．４４がスイッチし、真信号出
力線路４０３に出力が現れる。データ保持ループに永久
電流が流れていない場合にはセンスゲート電流が立ち上
がる最後の段階でジョセフソン接合４７の臨界電流値を
越え、ジョセフソン接合４７がスイッチして続いてジョ
セフソン接合４８がスイッチして補信号出力線路４０２
に出力が現れる。以上のようにしていて、ジョセフソン
ラッチ回路を実現することができる。

（発明が解決しようとする課題）しかしながら、上述したラッチ回路には次のような問題
点がある。すなわちデータをリセットするとき、必ず前
段のマシンサイクルと極性の異なるゲート電流が必要な
ことである。言い変えれば、両極性ＡＣ駆動のシステム
の時にしか使用できないということである。ジョセフソ
ン集積回路においては論理回路のみならず記憶回路も必
要なことはいうまでもない。ジョセフソン記憶回路は電
流の極性に情報がのっていたり、電流の重ねあわせで動
作したりする場合がほとんどであるので両極性ＡＣ駆動
で動作させることは困難である。従ってそのほかに駆動
方式としてＤＣ駆動や単極性ＡＣ駆動で動作させること
が考えられるが、論理回路も駆動しなければならないこ
とを考えるとＤＣ駆動で動作させることは難しいと考え
られる。そこで単極性ＡＣ駆動方式が最適であると考え
られたが、その場合には上述したように従来のようなラ
ッチ回路は用いることができない。

（課題を解決するための手段）本発明によれば、単一もしくは複数のジョセフソン接合
と超伝導インダクタンスよりなるデータ保持ループを有
し、真信号人力線路と補信号入力線路を有し、そのうち
の一方は該データ保持ループに直接接続され、他方は該
データ保持ループの一部に磁気的に結合し、前記データ
保持ループの一部に直接接続したセンス回路を有し、さ
らに該センス回路により前記データ保持ループに保持さ
れた情報を読みとり真信号と補信号を発生する出力回路
を有し、前述の二つの人力線路の一方には真信号とラッ
チイネーブル信号の積演算された信号が入力され他方に
は補信号とラッチイネーブル信号の積演算された信号が
入力される事を特徴とするジョセフソンラッチ回路が得
られる。

（作用）本発明のデータ保持ループはジョセフソン接合とインダ
クタンスから構成された該ジョセフソン接合のスイッチ
によりデータが書き込まれる。

データが“１″の時には真信号がジョセフソン接合の臨
界電流値を越えるように人力され永久電流が書き込まれ
る。また、データが１“０゛′の時には補信号が永久電
流と重畳されジョセフソン接合の臨界電流値を越えるよ
うに入力され永久電流がリセットされる。それぞれの入
力信号はラッチイネーブル信号と積演算を行ったのちに
入力されるので、入力信号を人力するタイミングなどの
点で問題が発生することはない。データ保持ループに保
持されたデータはデータ保持ループに直接、接続したセ
ンスゲート回路により読みだされ、真信号と補信号が出
力される。

（実施例）第１図〜第３図は本発明の詳細な説明するための図で、
第１図は実施例の等何回路を示し、図において１は真信
号入力線路、２は補信号人力線路、３．７，８，１９，
７１はジョセフソン接合、４，５．６はインダクタンス
、９はゲート電流線路、１０．１１は出力抵抗、１２は
真信号出力線路、１３は補信号出力線路、１４はラッチ
イネーブル信号線、１５．１６は積演算回路、１７は真
信号線、１８は補信号線である。ジョセフソン接合３の
オーダーパラメータの位相差をθとすると、真信号入力
線路１より入力される電流Ｉｅとの電流−位相特性は第
２図に示されるようになる。第２図において２１から２
６まではそれぞれ動作点を示す。この電流−位相特性は
ジョセフソン接合３の臨界電流値とインダクタンス４，
５．６のインダクタンス値により決定され、図に示す様
な特性を持つように設定することができる。また、第３
図はジョセフソン論理回路のゲート電流Ｉｇ（７）波形
の一例で単極性ＡＣ駆動の場合を模式的に示したもので
３１は動作領域、３２はデータ書き込み領域、３３はデ
ータ保持領域、３４はマシンサイクル、３５はデータ読
みだし領域を示す。

第３図は示す動作領域３１において計算された結果は真
信号線１７あるいは補信号線１８を通り積演算回路１５
あるいは１６に入力される。ラッチイネーブル信号が積
演算回路１５及び１６に入力されてデータ書き込み領域
３２にはいり、真信号入力線路１あるいは補信号入力線
路２を介してデータ保持ループにデータが入力される。

計算結果が１″の場合は真信号が入力されジョセフソン
接合３がスイッチする。即ち第２図において動作点は２
１を通って２２へと移る。

ゲート電流が立ち下がったのちは動作点は２３に移り、
データ保持領域３３の間データが保持される。

一方、計算結果が“０″の場合は補信号が人力される。

補信号によりデータ保持ループに誘起される電流はジョ
セフソン接合３では真信号の場合と逆方向になるため、
動作点は２３から２４．２５を通って２６へ移り、デー
タ保持ループの永久電流をリセットする。次に読みだし
の時にはデータ読みだし領域３５の間にゲート電流線路
を通って、ジョセフソン接合７，７１にゲート電流が印
加される。データ保持ループに永久電流が流れている場
合にはこのジョセフソン接合７，７１がスイッチしてデ
ータが読みだされ、真信号出力線路に信号が現れる。こ
のときゲート電流は抵抗１０にも分流するがこの分流電
流がジョセフソン接合１９をスイッチすることがないよ
うに抵抗１０と１１を適当に選ぶことができる。データ
保持ループに永久電流が流れていない場合にはゲート電
流の立ち上がりの最後の段階でジョセフソン接合８がス
イッチして、続いてジョセフソン接合１９がスイッチし
補信号出力線路２に出力信号が現れる。このとき、動作
領域においてゲート電流はジョセフソン接合７，７１に
流れていないのでデータ保持ループの状態が変化しても
出力には影響を及ぼさない。

以上ように本回路を用いてジョセフソンラッチ回路を実
現することができる。本回路はデュアルレール方式を利
用したラッチ回路であり、単極性ＡＣ駆動方式の時に用
いられる回路である。出力としては真信号及び補信号を
発生する。

（発明の効果）本発明のラッチ回路は単極性ＡＣ駆動方式の時に用いる
ことができ、その動作のためにいかなるタイミングシー
ケンスも必要としない。またデータの書き込みのために
単一のジョセフソン接合を用いており回路の占有面積を
小さくすることができる。また、センスゲート回路をデ
ータ保持ループに直接、接続したことによりさらに回路
の小型化が図れる。

【図面の簡単な説明】

第１図、第２図、第３図は本発明の詳細な説明するため
の図で、第１図は実施例の等価回路図、第２図はデータ
保持ループの電流−位相特性図、第３図は単極性ＡＣ駆
動方式のゲート電流波形図。第４図は従来例の等価回路
図。図中の番号はそれぞれ、１・・・真信号入力線路、２・・・補信号入力線路、３
．７，８，１９，７１・・・ジョセフソン接合、４，５
．６・・・インダクタンス、９・・・ゲート電流線路、
１０．１１・・・出力抵抗、１２・・・真信号出力線路
、１３・・・補信号出力線路、１４・・・ラッチイネー
ブル信号線、１５，１６・・・積演算回路、１７・・・
真信号線、１８・・・補信号線、２１，２２，２３，２
４，２５．２６・・・動作点、３１・・・動作領域、３
２・・・データ書き込み領域、３３・・・データ保持領
域、３４・・・マシンサイクル、３５・・・データ読み
だし領域、４０・・・データ人力線、４１・・・ラッチ
イネーブル信号線、４２，４３，４４，４７，４８・・
・ジョセフソン接合、４５・・・インダクタンス、４６
・・・センス信号入力線、４９．４００，４０１・・・
抵抗、４０２・・・補信号出力線路、４０３．・・真信
号出力線路を示す。

Claims

【特許請求の範囲】

単一もしくは複数のジョセフソン接合と超伝導インダク
タンスよりなるデータ保持ループを有し、真信号入力線
路と補信号入力線路を有し、そのうちの一方は該データ
保持ループに直接接続され、他方は該データ保持ループ
の一部に磁気的に結合し、前記データ保持ループの一部
に直接接続したセンス回路を有し、さらに該センス回路
により前記データ保持ループに保持された情報を読みと
り真信号と補信号を発生する出力回路を有し、前述の二
つの入力線路の一方には真信号とラッチイネーブル信号
の積演算された信号が入力され他方には補信号とラッチ
イネーブル信号の積演算された信号が入力される事を特
徴とするジョセフソンラッチ回路。