JPH02244497A

JPH02244497A - ジョセフソンラッチ回路

Info

Publication number: JPH02244497A
Application number: JP1063475A
Authority: JP
Inventors: Shuichi Tawara; 修一田原
Original assignee: Agency of Industrial Science and Technology
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1989-03-17
Filing date: 1989-03-17
Publication date: 1990-09-28
Also published as: JPH043039B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、ジョセフソン接合を用いたラッチ回路、より
詳しくは真信号と補信号とを回路の中で入力、さらに出
力しているデュアルレール方式の論理回路において情報
を一時なくわえるラッチ回路に関するものである。

（従来の技術）ジョセフソン接合素子は一度電圧状態にスイッチすると
電源電流を切らないかぎり電圧状態を保持するというラ
ッチング動作を行う。このため、ジョセフソン接合を用
いた論理回路においては電源電流を一度０にリセットす
るＡＣ電源方式が一般的である。この電源方式において
は、電源電流が０の間、計算した結果を保持するラッチ
回路が不可欠である。一方、このジョセフソン接合を用
いた論理回路ではインバーターを構成することが半導体
に比べ難しく、一般にデュアルレール方式が採用されて
いる。デュアルレール方式は論理回路において入力され
る信号の補信号も同時に入力し、出力される信号の補信
号もその論理回路の中で同時に発生させる回路方式であ
り、タイミング信号を必要とするインバーターを用いる
必要がないため、回路の高速化力せ図れる。従って、上
述のラッチ回路の出力も真信号と補信号のいずれもが出
力されるデュアルレール方式のラッチ回路が必要である
。

従来、いくつかのラッチ回路が提案され研究されている
が、ここでは回路の占有面積の点で優れている第４図に
示す従来例をその一例として説明する。この従来のラッ
チ回路の動作については文献ジャーナルオブアプライド
フイジックス（Ｊｏｕｒｎａｌ　ｏｆＡｐｐｌｉｅｄ　
Ｐｈｙｓｉｃｓ）　ｖｏｌ、５９（９）、　ｐｐ３１９
６−３２０１に詳しいのでここでは簡単に述べるにとど
める。第４図は従来例の等価回路を示しており、図にお
いて４０はデータ入力線、４１はラッチイネーブル信号
線、４２．４３，４４，４７．４８はジョセフソン接合
、４５はインダクタンス、４６はセンス信号入力線、４
９，４００，４０１は抵抗、４０２は補信号出力線路、
４０３は真信号出力線路であり、ジョセフソン接合４２
とインダクタンス４５とからデータ保持ループを構成す
る。データ“１″を書き込むときにはデータ入力線、ラ
ッチイネーブル信号線を通してデータ信号とラッチイネ
ーブル信号をデータ保持ループに入力する。これにより
ジョセフソン接合４２がスイッチし、永久電流としてデ
ータ保持ループにデータを貯える。ラッチイネーブル信
号はラッチ回路への書き込みのタイミングを知らせると
共にデータ保持ループのデータをリセットするためのも
のである。該ラッチ回路は両極性ＡＣ駆動で用いられる
ために前段のマシンサイクルの時にデータ保持ループへ
入力された入力信号と極性の異なるラッチイネーブル信
号が次段では入力される。従って、データ保持ループに
流れる永久電流とラッチイネーブル信号がジョセフソン
接合４２で重畳され、このジョセフソン接合４２がスイ
ッチして永久電流がリセットされる。読みだしはセンス
信号入力線４６に流れるセンスゲ−外電流の立ち上がり
の時に行われる。データ保持ループに永久電流が流れて
いる場合にはセンスゲート電流の立ち上がりにともない
ジョセフソン接合４３．４４がスイッチＩ、、真信号出
力線路４０３に出力が現れる。データ保持ループに永久
電流が流れていない場合にはセンスゲート電流が立ち上
がる最後の段階でジョセフソン接合４７の臨界電流値を
越え、ジョセフソン接合４７がスイッチして続いてジョ
セフソン接合４８がスイッチして補信号出力線路４０２
に出力が現れる。以上のようにしてジョセフソンラッチ
回路を実現することができる。

（発明が解決しようとする課題）しかしながら、上述したラッチ回路には次のような問題
点がある。すなわちデータをリセットするとき、４ず前
段のマシンサイクルと極性の異なるゲート電流が必要な
ことである。言い変えれば、両極性ＡＣ駆動のシステム
の時にしか使用できないということである。ジョセフソ
ン集積回路においては論理回路のみならず記憶回路も必
要なことはいうまでもない。ジョセフソン記憶回路は電
流の極性に情報がのっていたり、電流の重ねあわせで動
作したりする場合がほとんどであるので両極性ＡＣ駆動
で動作させることは困難である。従ってそのほかに駆動
方式としてＤＣ駆動や単極性ＡＣ駆動で動作させること
が考えられるが、論理回路も駆動しなければならないこ
とを考えるとＤＣ駆動で動作させることは難しいと考え
られる。そこで単極性ＡＣ駆動方式が最適であると考え
られたが、その場合には上述したように従来のようなラ
ンチ回路は用いることができない。

（課題を解決するための手段）本発明によれば、単一もしくは複数のジョセフソン接合
と超伝導インダクタンスよりなるデータ保持ループと、
それぞれ該データ保持ループの一部に磁気的に結合した
真信号入力線路及び補信号入力線路と、前記データ保持
ループの一部に直接接続したセンス回路と、さらに該セ
ンス回路により前記データ保持ループに保持された情報
を読みとり、真信号と補信号を発生する出力回路とから
構成され、前述の二つの入力線路の一方には真信号とラ
ッチイネーブル信号の積演算された信号が入力され、他
方には補信号とラッチイネーブル信号の積演算された信
号が入力される事を特徴とするジョセフソンラッチ回路
が得られる。

（作用）本発明のデータ保持ループはジョセフソン接合とインダ
クタンスから構成された該ジョセフソン接合のスイッチ
によりデータが書き込まれる。

データが“１′′の時には真信号がジョセフソン接合の
臨界電流値を越えるように入力され永久電流が書き込ま
れる。また、データが“０″の時には補信号が永久電流
と重畳されジョセフソン接合の臨界電流値を越えるよう
に入力され永久電流がリセットされる。それぞれの入力
信号はラッチイネーブル信号と積演算を行ったのちに入
力されるので、入力信号を入力するタイミングなどの点
で問題が発生することはない。データ保持ループに保持
されたデータはデータ保持ループに直接、接続したセン
スゲート回路により読みだされ、真信号と補信号が出力
される。

（実施例）第１図〜第３図は本発明の詳細な説明するための図で、
第１図は実施例の等何回路を示し、図において１は真信
号入力線路、２は補信号入力線路、３．７，８，１９．
７１はジョセフソン接合、４，５．６はインダクタンス
、９はゲート電流線路、１０．１１は出力抵抗、１２は
真信号出力線路、１３は補信号出力線路、１４はラッチ
イネーブル信号線、１５．１６は積演算回路、１７は真
信号線、１８は補信号線である。ジョセフソン接合３の
オーダーパラメータの位相差をθとすると、真信号入力
線路１より入力される電流Ｉ８どの電流−位相特性は第
２図に示されるようになる。第２図において２１から２
６まではそれぞれ動作点を示す。この電流。

位相特性はジョセフソン接合３の臨界電流値とインダク
タンス４，５．６のインダクタンス値により決定され、
図に示す様な特性を持つように設定することができる。

また、第３図はジョセフソン論理回路のゲート電流Ｉ−
波形の一例で単極性ＡＣ駆動の場合を模式的に示したも
ので３１は動作領域、３２はデータ書き込み領域、３３
はデータ保持領域、３４はマシンサイクル、３５はデー
タ読みだし領域を示す。

第３図に示す動作領域３１において計算された結果は真
信号線１７あるいは補信号線１８を通り積演算回路１５
あるいは１６に入力される。ラッチイネーブル信号が積
演算回路１５及び１６に入力されてデータ書き込み領域
３２にはいり、真信号入力線路１あるいは補信号入力線
路２を介してデータ保持ループにデータが入力される。

計算結果が“１″の場合は真信号が入力されデータ保持
ループに電流が誘起されジョセフソン接合３がスイッチ
する。即ち第２図において動作点は２１を通って２２へ
と移る。ゲート電流が立ち下がったのちは動作点は２３
に移り、データ保持領域３３の間データが保持される。

一方、計算結果が“０″の場合は補信号が入力される。

補信号によりデータ保持ループに誘起される電流はジョ
セフソン接合３では真信号の場合と逆方向になるため、
動作点は２３から２４．２５を通って２６へ移り、デー
タ保持ループの永久電流をリセットする。次に読みだし
の時にはデータ読みだし領域３５の間にゲート電流線路
を通って、ジョセフソン接合７，７１にゲート電流が印
加される。データ保持ループに永久電流が流れている場
合にはジョセフソン接合７．７１がスイッチしてデータ
が読みだされ、真信号出力線路に信号が現れる。このと
きゲート電流は抵抗１０にも分流するがこの分流電流が
ジョセフソン接合１９をスイッチすることがないように
抵抗１０と１１を適当に選ぶことができる。データ保持
ループに永久電流が流れていない場合にはゲート電流の
立ち上がりの最後の段階でジョセフソン接合８がスイッ
チして、続いてジョセフソン接合１９がスイッチし補信
号出力線路に出力信号が現れる。このとき、動作領域に
おいてゲート電流はジョセフソン接合７，７１に流れて
いないのでデータ保持ループの状態が変化しても出力に
は影響を及ぼさない。

以上のように本回路を用いてジョセフソンラッチ回路を
実現することができる。本回路はデュアルレール方式を
利用したラッチ回路であり、単極性ＡＣ駆動方式の時に
用いられるラッチ回路である。出力としては真信号及び
補信号を発生する。

（発明の効果）本発明のランチ回路は単極性ＡＣ駆動方式の時に用いる
ことができ、その動作のためにいがなるタイミングシー
ケンスも必要としない。またデータの書き込みのために
単一のジョセフソン接合を用いており回路の占有面積を
小さくすることができる。また、センスゲート回路をデ
ータ保持ループに直接接続したことによりさらに回路の
小型化が図れる。

【図面の簡単な説明】

第１図、第２図、第３図は本発明の詳細な説明するため
の図で、第１図は実施例の等価回路図、第２図はデータ
保持ループの電流１位相特性図、第３図は単極性ＡＣ駆
動方式のゲート電流波形図。第４図は従来例の等価回路
図。それぞれ図において、１・・・真信号入力線路、２・・、補信号入力線路、３
．７，８，１９，７１・・・ジョセフソン接合、４，５
．６・・・インダクタンス、９・・・ゲート電流線路、
１０．１１・・・出力抵抗、１２・・・真信号出力線路
、１３・・・補信号出力線路、１４・・・ラッチイネー
ブル信号線、１５．１６・・・積演算回路、１７・・・
真信号線、１８・・・補信号線、２１，２２，２３，２
４，２５．２６・・・動作点、３１・・・動作領域、３
２・・・データ書き込み領域、３３・・・データ保持領
域、３４・・・マシンサイクル、３５・・・データ読み
だし領域、４０・・・データ入力線、４１・・・ラッチ
イネーブル信号線、４２，４３，４４，４７．４８・・
・ジョセフソン接合、４５・・・インダクタンス、４６
・・・センス信号入力線、４９．４００，４０１・・・
抵抗、４０２・・・補信号出力線路、４０３・・・真信
号出力線路を示す。

Claims

【特許請求の範囲】

単一もしくは複数のジョセフソン接合と超伝導インダク
タンスよりなるデータ保持ループと、それぞれ該データ
保持ループの一部に磁気的に結合した真信号入力線路及
び補信号入力線路と、前記データ保持ループの一部に直
接接続したセンス回路と、さらに該センス回路により前
記データ保持ループに保持された情報を読みとり、真信
号と補信号を発生する出力回路とから構成され、前述の
二つの入力線路の一方には真信号とラッチイネーブル信
号の積演算された信号が入力され他方には補信号とラッ
チイネーブル信号の積演算された信号が入力される事を
特徴とするジョセフソンラッチ回路。