JPH02244616A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02244616A
JPH02244616A JP1066611A JP6661189A JPH02244616A JP H02244616 A JPH02244616 A JP H02244616A JP 1066611 A JP1066611 A JP 1066611A JP 6661189 A JP6661189 A JP 6661189A JP H02244616 A JPH02244616 A JP H02244616A
Authority
JP
Japan
Prior art keywords
gate
ion implantation
impurity
source
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1066611A
Other languages
English (en)
Inventor
Kaoru Motonami
薫 本並
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1066611A priority Critical patent/JPH02244616A/ja
Publication of JPH02244616A publication Critical patent/JPH02244616A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体装置の製造方法に関し、ざらに詳し
くは、電界効果型トランジスタにおけるソース・ドレイ
ン部の形成方法の改良に係るものである。
(従来の技術) 従来例によるこの種の半導体装置として、こぎでは、同
一活性領域内に2つの電界効果型トランジスタのソース
・ドレイン部を形成する場合の了−導体装置の模式的に
表わした概要構成を第2図に示しである。
この第2図に示す従来例装置の構成において、符号1は
シリコン半導体基板、2はこの半導体基板1の主面上の
活性領域を区分する素r間分離のための厚い分離酸化1
漠(いわゆる、フィールド酸化膜)であり、また、3a
は同活性領域上に形成させた電界効果トランジスタの薄
いゲート酸化膜、4aはこのゲート酸化膜3a上にそれ
ぞれ選択的に形成させた多結晶シリコンからなる電界効
果トランジスタの各ゲート電極、5aはこれらの各ゲー
ト電% 4 alにそれぞれ重ねて被覆させたイオン注
入による突き抜け防止膜、6aは活性領域への該当不純
物のイオン注入および拡散によってそれぞれ選択的に形
成させた電界効果トランジスタのソース・ドレイン部に
該当するそれぞれの不純物拡散領域である。
そして、この従来例構成の場合にあって、xd、。
は前記2つの電界効果トランジスタの各ゲート部の相互
間の間隔であり、また、11aは前記ゲート酸化膜3a
の膜厚、シ21は前記各ゲート電極4aの膜厚、Faは
前記各イオン注入による突き抜け防止膜5aの膜厚をそ
れぞれに示し、さらに、1.は前記各ソースードレイン
部としてのそれぞれの不純物拡散領域6aを通常のイオ
ン注入法および拡散によって形成させるための該当不純
物のイオン注入方向である。
すなわち、こNての従来側力法においては、前記したよ
うに、ゲート酸化膜3aを介し各デー1−電極4aおよ
び各突き抜け防止膜5aをそれぞれに形成して各ゲート
部を構成させた状態で、通常のイオン注入法を用いるこ
とにより、該当不純物を選択的にイオン注入し、かつこ
れを拡散させて、各ソース・トレイン部となるそれぞれ
の不純物拡散領域6aを形成させるのである。
(発明が解決しようとする課題) nir記従来例による各ゲート部および各ソース・ドレ
イン部を含む半導体装置の構成にあっては、それぞれの
構造各部の微細化が進むに一つれて、必然的に、各ソー
ス・ドレイン部とゲート部直下での電界勾配が問題を提
起]゛ることになるもので、この点を改善するのには、
これらの各ソース・ドレイン部の不純物拡散領域を形成
させる“1段としてのイオン注入手段に、斜め回転イオ
ン注入法を採用することにより、この場合、これらの各
不純物拡散領域をして、いわゆる、ゲート・・オーバラ
ップ構造による電界効果トランジスタとする必要がある
しかしながら、一方で、これらの各ソース・ドレイン部
としての不純物拡散領域を拡散形成させるために、この
ような斜め回転イオン注入法を採用する場合にあっては
、Iif記した各ゲート部構造でのそれぞれのパラメー
タ、つまり、こ〜では、Xdaと (EIa+t2a+
13a)との関係によって、斜め回転注入によるのみで
は、所期通りに該当不純物をイオン注入し得ない部分(
以下、シャドウ部と呼ぶ)を生ずることになるなどの好
ましくない間悪点があった。
この発明は、従来のこのような問題点を解消するために
なされたもので、その目的とするところは、各電界効果
トランジスタの各ゲート部に対する各ソース・ドレイン
部でのそれぞれのゲート・オーバラップ構造を効果的に
形成し得るようにした。この種の半導体装置の製造方法
を提供することである。
〔課題を解決するための手段〕
前記目的を達成するために、この発明に係る半導体装置
の製造方法は、電界効果トランジスタでの各ゲート部の
相互間隔と、これらの各ゲート部を構成するゲート酸化
膜、ゲート電極および突き抜け防止膜のそれぞれの膜厚
とを、予め所定寸法に規制して形成させ、かつこの規制
された・1法対応に、斜め回転イオン注入法での回転注
入角度を設定してイオン注入させるようにしたものであ
る。
すなわち、この発明は、″f−導体基板の主面上にゲー
ト酸化膜を介してゲート電極、およびこのゲート電極に
重ねてイオン注入による突き抜け防1F膜を選択的に形
成してゲート部とした後、斜め回転イオン注入法を用い
、該当不純物を選択的に−rオン注入しかつ拡散させて
、ゲート・・オーバラップ構造によるソース・ドレイン
部の各不純物拡散領域を形成してなる少なくとも2つの
電界効果トランジスタを備えた半導体装置の製造方法に
おいて、前記各電界効果トランジスタでの各ゲート部の
相互間隔と、各ゲート部のゲート酸化膜、ゲート電極お
よび突き抜け防止膜の各II5に厚とを、予め所定・を
法に規制して形成させると共に、前記斜め回転イオン注
入法による該当不純物のイオン注入に際しては、前記規
制された寸法対応に回転注入角度を設定して、各ソース
・ドレイン部のそれぞれ不純物拡散領域を形成させるこ
とを特徴とするt導体装置の製造方法である。
〔作   用〕
従って、この発明方法では、少なくとも2つの電界効果
トランジスタを備える半導体装置にあって、斜め回転イ
オン注入法を用い、その各ソース・ドレイン部のそれぞ
れの不純物拡散領域をゲート・オーバラップ構造で製造
する場合、各電界効果トランジスタでの各ゲート部の相
互間隔と、各ゲート部のゲート酸化膜、ゲート電極およ
び突き抜け防止膜の各膜厚とを、それぞれに予め所定寸
法に規制して形成させた後、この規制された寸法に対応
して、斜め回転イオン注入法の回転注入角度を設定し、
各ソース・トレイン部のそれぞれの不純物拡散領域を形
成させるようにしているために、この斜め回転イオン注
入によるシャドウ部の発生が防止され、所定オーバラッ
プ量のゲート・オーバラップ構造による各不純物拡散領
域を形成できる。
〔実 施 例〕
以下、この発明に係る半導体装置の製造方法の一実施例
につき、第1図を参照して詳細に説明する。
第1図はこの実施例方法を適用して構成した。
同一活性領域内に2つの電界効果型トランジスタのソー
ス・ドレイン部をそれぞれに形成する場合での半導体装
置の概要を模式的に示す断面図であり、この第1図実施
例構成において、前記第2図従来例構成と同一符号は同
一または相当部分を表わしている。
第1図に示す実施例装置の構成においても、符号lはシ
リコン半導体基板であり、2はこの半導体基板lの主面
上の活性領域を区分する素子間分離のための厚い分離酸
化膜(いわゆる、フィールド酸化膜)である。
また、3は同活性領域上に形成させた電界効果トランジ
スタの薄いゲート酸化膜、4はこのゲート酸化膜3上に
それぞれ選択的に形成させた多結晶シリコンからなる各
電界効果トランジスタのそれぞれゲート電極、5はこれ
らの各ゲート電極4上に重ねて被覆させたそれぞれのイ
オン注入による突き抜け防止膜であり、この場合、各ゲ
ート電極4の相互間隔と、ゲート酸化膜3および各ゲー
ト電極4.各突き抜け防止膜5のそれぞれの膜厚とは、
これを共に所定寸法に規制する。
さらに、6は活性領域への斜め回転イオン注入法による
該当不純物のイオン注入および拡散によってそれぞれ選
択的に形成させた各電界効果トランジスタのソース・ド
レイン部に該当するそれぞれの不純物拡散領域であって
、ゲート・オーバラップ構造をイ1−シている。
そして、この場合、 xdは前記2つの電界効果トラン
ジスタの各ゲート部の相互間の間隔を示し、し、は前記
ゲート酸化膜3の膜厚、t2は前記各ゲート電極4の膜
厚、し。は前記各イオン注入による突き抜け防止膜5の
膜厚であって、これらは、先にも述べたように、予め所
期通りに寸法規制されている。
また同様に、 1、θは前記各ソース・ドレイン部のそ
れぞれ不純物拡散領域6を斜め回転イオン注入法および
拡散によって形成させるための、前記規制されたそれぞ
れの寸法対応の斜め回転注入による該当不純物のイオン
注入方向、θは同上斜め回転注入によるイオン注入角度
であり、さらに、f overは各ゲート部に対して斜
め回転イオン注入法および拡散により形成された各ソー
ス・ドレイン部のそれぞわ不純物拡散領域6でのオーバ
ラップ量である。
すなわち、この実施例方法においては、前記したように
、まず、ゲート酸化膜3を介した各ゲート電極4の相互
間隔を所定寸法に規制して形成させ、また、こわらの各
ゲート電Vi4に重ねて各突き抜け防止膜5をこ\でも
同様にそれぞれ所期通りに寸法規制することで形成させ
、これによって各ゲート部を構成しておき、続いて、こ
の状態のまS、斜め回転イオン注入法を用い、その回転
注入角度を前記規制された寸法対応に設定させた上で、
該当不純物を選択的にイオン注入しかつ拡散させて、各
ソース・ドレイン部となるそれぞれ不純物拡散領域6を
ゲート・オーバラップ構造で形成させるのであり、この
ようにして、シャドウ部を生ずることなしに、各ソース
・ドレイン部でのそれぞれの不純物拡散領域に対し、ゲ
ート・オーバラップ構造を与えてなる。所期通りの各電
界効果トランジスタを備えた半導体装置を製造し得るの
である。
またこ)で、前記斜め回転イオン注入法を用いた選択的
イオン注入によって、各ソース・ドレイン部でのそれぞ
れの不純物拡散領域6にシャドウ部を生成させないよう
にするための各条件、つまり、前記間隔Xd+各膜厚i
、、t、、t、と、イオン注入方向I、θ、ひいでは、
イオン注入角度θとの関係については、これを次のモデ
ルに従って設定する必要がある。
(0≦θくπ/2) 前記各条件をこのように設定することにより、斜め回転
イオン注入法を用いた選択的イオン注入によって、オー
バラップ量2゜verのゲート・オーバラップ構造によ
る各ソース・ドレイン部のそわぞれの不純物拡散領域6
を構成でき、かつこのオーバラップ量u。V□は、こN
で設定されるイオン注入角度θにより同定し得るのであ
る。
〔発明の効果〕
以上詳述したように、この発明方法によれば、半導体基
板の主面十にゲート酸化膜を介してゲート電極、および
このゲート電極に重ね゛(イオン注入による突き抜け防
止膜を選択的に形成してゲート部とした後、斜め回転イ
オン注入法を用い、該当不純物を選択的にイオン注入し
かつ拡散させて、ゲート・オーバラップ構造によるソー
ス・ドレイン部の各不純物拡散領域を形成してなる少な
くとも2つの電界効果トランジスタを備えた半導体装置
の製造方法において、各電界効果トランジスタでの各ゲ
ート部の相互間隔と、各ゲート部のゲート酸化膜、ゲー
ト電極および突き抜け防1「膜の各膜厚とを、それぞれ
に予め所定寸法に規flillt。
て形成させ、斜め回転イオン注入法による該当不純物の
イオン注入に際し、その回転注入角度を規制された寸法
対応に設定して、各ソース・ドレイン部のそれぞれの不
純物拡散領域を形成させるようにしたから、従来1問題
とされていた斜め回転イオン注入法におけるシャドウ部
の発生を防止して、所定オーバラップ量のゲート・オー
バラップ構造による各不純物拡散領域を極めて良好かつ
効果的に形成できるのであり、しかも、製造自体も比較
的簡単で容易に実施し得るなどの優れた特長がある。
【図面の簡単な説明】
第1図はこの発明の〜実施例方法を適用して構成した同
一活性領域内に2つの電界効果型トランジスタのソース
・ドレイン部をそれぞれに形成する場合での半導体装置
の概要を模式的に示す断面図であり、また、第2図は従
来例によって構成した同様に同一活性領域内に2つの電
界効果へ“身・ランジスタのソース・ドレイン部をそれ
ぞれに形成する場合での半導体装置の概要を模式的に示
す断面図である。 l・・・・シリコン半導体基板、2・・・・素子−間分
離酸化膜、3・・・・ゲート酸化膜、4・・・・ゲート
電極、5・・・・突き抜け防止膜、6・・・・不純物拡
散領域。 ×d・・・・各ゲート部の相互間隔、tl・・・・ゲー
ト酸化膜の膜厚、t2・・・・ゲート電極の膜厚、1:
l・・・・突き抜け防止膜の膜厚、 1.θ・・・・イ
オン注入方向、θ・・・・イオン注入角度、flove
r・・・・オーバラップ量。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板の主面上にゲート酸化膜を介してゲート電極
    、およびこのゲート電極に重ねてイオン注入による突き
    抜け防止膜を選択的に形成してゲート部とした後、斜め
    回転イオン注入法を用い、該当不純物を選択的にイオン
    注入しかつ拡散させて、ゲート・オーバラップ構造によ
    るソース・ドレイン部の各不純物拡散領域を形成してな
    る少なくとも2つの電界効果トランジスタを備えた半導
    体装置の製造方法において、前記各電界効果トランジス
    タでの各ゲート部の相互間隔と、各ゲート部のゲート酸
    化膜、ゲート電極および突き抜け防止膜の各膜厚とを、
    予め所定寸法に規制して形成させると共に、前記斜め回
    転イオン注入法による該当不純物のイオン注入に際して
    は、前記規制された寸法対応にその回転注入角度を設定
    して、各ソース・ドレイン部のそれぞれ不純物拡散領域
    を形成させることを特徴とする半導体装置の製造方法。
JP1066611A 1989-03-16 1989-03-16 半導体装置の製造方法 Pending JPH02244616A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1066611A JPH02244616A (ja) 1989-03-16 1989-03-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1066611A JPH02244616A (ja) 1989-03-16 1989-03-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02244616A true JPH02244616A (ja) 1990-09-28

Family

ID=13320872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1066611A Pending JPH02244616A (ja) 1989-03-16 1989-03-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02244616A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5598844A (en) * 1979-01-22 1980-07-28 Fujitsu Ltd Semiconductor integrated circuit
JPS6395669A (ja) * 1986-10-13 1988-04-26 Matsushita Electric Ind Co Ltd 半導体集積回路装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5598844A (en) * 1979-01-22 1980-07-28 Fujitsu Ltd Semiconductor integrated circuit
JPS6395669A (ja) * 1986-10-13 1988-04-26 Matsushita Electric Ind Co Ltd 半導体集積回路装置の製造方法

Similar Documents

Publication Publication Date Title
JP2668538B2 (ja) 集積回路装置の製法
JPS6395669A (ja) 半導体集積回路装置の製造方法
JP2562688B2 (ja) 半導体装置の製造方法
JPH02244616A (ja) 半導体装置の製造方法
JPS62104172A (ja) 半導体装置の製造方法
JPH06267974A (ja) 半導体素子の製造方法
JPH01303727A (ja) 不純物ゲッタリング方法
JPS62265765A (ja) 半導体装置の製造方法
JPS61216320A (ja) 半導体装置の製法
JPH04251939A (ja) 半導体装置及びその製造方法
KR100217899B1 (ko) 반도체 소자의 트랜지스터 제조 방법
JPS63215075A (ja) 半導体装置の製造方法
JPS62274621A (ja) イオン注入方法
JPH03175678A (ja) 半導体装置の製造方法
JP3120428B2 (ja) Mos型半導体装置の製造方法
JPS6142171A (ja) 不揮発性半導体メモリ装置の製造方法
JP2860483B2 (ja) 半導体装置の製造方法
JPH03155156A (ja) 半導体装置の製造方法
JPH0479336A (ja) 半導体装置の製造方法
JPS61253865A (ja) 半導体装置の製造方法
JPS6260254A (ja) 半導体装置の製造方法
JPS60183771A (ja) 半導体装置の製造方法
JPH01122167A (ja) 半導体装置の製造方法
JPS6257242A (ja) 半導体装置の製造方法
JPH03222480A (ja) 半導体装置およびその製造方法