JPH02244769A

JPH02244769A - 半導体装置の製造方法

Info

Publication number: JPH02244769A
Application number: JP6395489A
Authority: JP
Inventors: Makoto Uchiyama; 誠内山
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1989-03-17
Filing date: 1989-03-17
Publication date: 1990-09-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は、゛ｒ導体装置の製造方法に係り、特に異なる
導電型を有する２つの層を有する半導体装置において、
一方の導電型の層を電気化学的にエツチングする方法に
関する。

（従来の技術）半導体装置の製造に際し、電気化学的エツチング法は、
しばしば用いられる技術である。

例えば、薄膜圧力センサのダイヤフラムの形状加１″、
は、通常次のようにして行われる。まず、第４図（ａ）
に示すように、ｐ型シリコン基板３１上にエピタキシャ
ル成長法によって口型シリコン層３２を形成した後、ｐ
型シリコン基板３１を裏面側から電気化学的エツチング
により、第４図（ｂ）に示すように、選択的に除去し、
形成されることが多い。

ところでこの電気化学的エツチングに用いるエツチング
装置は、第５図に示すように、ヒドラジン水化物あるい
は水酸化カリウム（ＫＯＨ）水溶液等のアルカリ系エツ
チング液を充填した第１−の容器２内に、陽極側に接続
された被処理基体３と、陰極側に接続された電極４とを
浸漬する一方、同じエツチング液を充填した第２の容器
１０内に比較電極１１を浸漬し、この比較電極〕１の電
位を基準電位として被処理基体３のエツチング表面に一
端を接続されると共に他端を第２の容器１ｏ内に浸漬し
た塩橋１−３により、被処理基体３のエツチング表面電
位をモニタリングしつつ、ポテンショスタット装置１２
によって両極に通電し、エツチング表面の電位をコント
ロールするように構成されている。このように、この被
処理基体３のエツチング表面電位をモニタリングするこ
とにより、ｐ−ｎ接合面でエツチングを停止し、ｐ型シ
リコン基板３１のみが選択的にエツチングされるように
することができる。５は配線、６は第１の容器２および
第２の容器１（］内のエツチング液を攪拌するためのス
タータ−７はエツチング液の温度を制御するためのヒー
タである。

この装置では、銀Ａｇ／塩化銀ＡｇＣ！比較電極１１に
対して−０，８３Ｖ以上−１）、４７Ｖ以下に設定する
ことにより、第６図にｐ型およびｐ型シリコンの電位と
電流との関係を示すように、ｐ型シリコン基板３１．の
みを溶解し、「１型シリコン層３２を溶解しないように
することができる。

ところでこのとき、ｐ−ｎ接合の１１ｈ向に正のバイア
スを印加１．た状態になっており、接合は逆バイアスさ
れており接合の欠陥などの不安定な要因で、エツチング
速度が左右されることがある。

このため、基板毎にエツチング速度がばらつき、安定な
操作が困難であるという問題があった。

（発明が解決しようとする課題）このように、従来の電解エツチング方法では、接合の欠
陥などの不安定な要因でエツチング速度にばらつきが生
じ、高精度のエツチングができないという問題があった
。

本発明は、前記実情に鑑みてなされたもので、ｐ−ｎ接
合を有する半導体基板のエツチングに際し、安定なエツ
チング速度を得ることのできる電解エツチング方法を提
供することを目的とする。

〔発明の構成〕

（課題を解決するための手段）そこで本発明では、−導電型を有する第１の導電層と、
この第１の導電層上に形成され、第１の導電層とは逆導
電型を有する第２の導電層を具備した半導体装置におい
て、第２の導電層を電解エツチングするに際し、電解エ
ツチングに先立ち、該第１の導電層から、第２の導電層
に達するように第２の導電層と同一導電型を有する導電
層を形成し、この第２の導電層と同一導電型を有する導
電層および第１の導電層を同一電位に保つように電極を
形成し、この電極を用い、該第２の導電層を電気化学的
にエツチングするように１７でいる。

（作用）上記構成により、電解エツチングすべき半導体層にバイ
アスを印加する際、接合を介することなく印加すること
ができるため、接合に欠陥がある場合にも、安定な電解
エツチングをおこなうことが可能とな２１１、（実施例）以下、本５１）、：Ｊｊ’ｌ　Ｏ）実施例について図面
を参照し、つつ詳細に説明する。

この方法は、第１図（ａ）に示すように、薄膜圧力セン
サのダイヤフラムの肉薄部を形成するだめのエツチング
方法である。

まず、第１図（ａ）に示すように、ｐ型シリコン基板３
１上にエピタキシャル成長せし２められたｎＱ２シリコ
ン層３層内２内ｐ型シリコン基板′３１に達するように
ｐ型の高濃度層３４を形成し、この後、ｎ型９９３２層
３２およびｐ型の高濃度層３４の表面に金属電極３３を
形成し、該ｌ）型シリコン基板３１の裏面側に所望のレ
ジストパターン３５を形成したものを被処理基体３０と
して第５図に示したのと同様に電解エツチング装置に装
着する。

このエツチング液置は、ヒドラジン水化物あるいは水酸
化カリウム（ＫＯＨ）水溶液等のアルカリ系エツチング
液を用いるもので、第５図に示］またものと全く同様で
ある。

次１．″Ｘ７この被処理基体３０の製造方法につい゛Ｃ
′説明ζろ。

まず、第２図（ａ）に示すごとく、直径３インチ厚さ３
８０７１ｍ、比抵抗１０Ω・Ｃｆｆ１のｐ型シリコン基
板３１を用意し、表面を研磨する。

ついで、第２図（ｂ）に示すごとく、エピタキシャル成
長法により、厚さ１０μ慣比抵抗２Ω・ｃｒＡのｎ型エ
ピタキシャル層３２を形成する。

この後、第２図（Ｃ）に示すごとく、この基板の外周１
．ｅｍの領域にボロンをイオン注入するかあるいはボロ
ンガラス層を堆積後熱拡散を行い、１　（、）　　／　
ｃ　ｒｎ　３の濃度でｐ生鉱散層３４を形成ずる。

さらに、第２図（ｄ）に示すごとく、１０００℃程度で
酸素、水蒸気等の酸化性ガスを作用させ、厚さ１μｍ程
度の酸化シリコン膜を形成し、フォトリソ１〕程を経て
例えば１　：　１Ｏ−ＨＦ　：　Ｉ（２０のフッ酸水溶
液によって該酸化シリコン膜を選択的に除去し、所望の
領域のｐ型シリコン基板３１を露出せしめる。このとき
、裏面側の酸化シリコン膜もエツチング除去する。

そして、第２図（ｅ）に示すごとく、ＰＶＤ法あるいは
スパッタ法等により、チタン、ニッケル。

銀の３層からなる金属膜゛う３を、ｎ型エピタキシャル
層およびｐ÷拡散層３４の表面に堆積し、さらにこの金
属膜３３に電極取り出し配線５を甲１１１付けによって
接続する。また、基板の裏面および側面は耐エツチング
性の樹脂３６で被覆【、ておく。

このようにして形成された基板を被処理基板３として用
い、耐エツチング液性の膜で被覆された電極取り出し配
線５を介して金属膜３３を、銀Ａｇ／塩化銀ＡｇＣｌ比
較電極１１に対［２て−０゜８３層以上〜０．４７Ｖ以
ドに設定し７、ｐ型シリコン基板３１のみを溶解し、ｎ
型シリコン層′３２を溶解しないようにして、ｐ型シリ
コン基板（ｐ層）の電解エツチングを行う。

この場合、ｐ層へのバイアスが１１層を介してではなく
、直接印加されているため、ｐ層のエツチングを極めて
制御性よく行うことができる。

そして、第１図（ｂ）に示すように、ｐ層がエツチング
され、ｎ型エピタキシャル層３２が露出したところでエ
ツチングを停止させることができる。

また、ｎ型エピタキシャル層の厚みをコントロルすると
共に、シャープなｐ−ｎ接合を形成することにより、ｎ
型エピタキシャル層をミクロノダの厚み制御で残すこと
が可能であり、高精度の加工を行うことが可能となる。

特に、精密な加工の要求されるシリコン圧力センサ用ダ
イヤフラム、シリコン片持梁加速度センサなどの加工に
有効である。

尚、このような圧力センサや加速度センサなどにおいて
、センナを制御するためのバイポーラＩＣなどを同時に
ｎ型エピタキシャル層上に作り込むインテリジェントセ
ンサの場合には、別にｐ層を形成する必要はなく、バイ
ポーラデバイス形成工程のｐ中型アイソレーション領域
の形成と同時に行えばよい。

また、前記実施例では、電極としての金属膜をＰＶＤ法
あるいはスパッタ法等により堆積し、半田付けにより配
線との接続を行ったのち、裏面および側面を樹脂３６で
被覆するようにしたが、これに代えて、第３図に変形例
を示すように、被処理基板３０を接触電極４］を備えた
カバーホルダに装着し、エツチング槽内に浸漬するよう
にしても良い。

すなわち、被処理基板３は、金属膜が接触電極４１に接
触するようにバネ４３によって弾性的に支持せしめられ
、０リング４２によって接触電極４１と金属膜との接触
部は密閉されるようになっており、基板裏面にエツチン
グ液が回り込まないように形成されている。

また被処理基板３はネジ４４によってホルダカバー４０
に固着されるようになっている。

この装置では、樹脂３６の形成■−程および半［Ｂ付は
固定が不要であり、特に従来のシリコン樹脂を用いた場
合塗布が手作業となる上、乾燥に１日以上かかっていた
のに対し、スループットが大幅に向上する。

なお、エツチング液としては実施例に限定されることな
く、水酸化カリウム水溶液、エチレンジアミンビロカテ
ラール系のアルカリ性エツチング液等も適用可能である
。

〔発明の効果〕

以上説明してきたように、本発明によれば、導電型を有
する第１の導電層と、この第１の導電層上に形成され、
第１の導電層とは逆導電型を有する第２の導電層を具備
した゛ト導体装置において、該第２の導電層を電気化学
的にエツチングする際し、エツチングに先立ち、該第１
の導電層から、第２の導電層に達するように第２の導電
層と同一導電型を有する導電層を形成し、この第２の導
電層と同一導電型を有する導電層および第１の導電層を
同一・電位に保つように半導体基体裏面よりの電極を形
成し、接合をを介することなくこの電極を介して直接第
２の導電層にバイアスを印加するようにしているため、
接合の欠陥がある場合にも、安定なエツチングをおこな
うことが可能となる。

また、基板裏面のみより電極を取り出す構造となるため
操作が簡便になるのみならず基体の耐エツチング液被覆
も容品である。

【図面の簡単な説明】

第１図（ａ）は本発明実施例のエツチング方法を示す説
明図、第１図（ｂ）は工・ソチング後の状態を示す図、
第２図は第１図に示した実施例で用いられる被処理基板
の製造工程図、第３図は本発明の方法の変形例を示す図
、第４図乃至第６図は従来例エツチング方法を示す図で
ある。３１・・・ｐ型シリコン基板、３２・・・ｎ型シリコン
層、３３・・・金属膜、３４・・・ｐ型高濃度層、３５
・・・マスク、３６・・・樹脂、１・・・エツチング液
、２・・・第１の容器、３・・・被処理基体、４・・・
電極、５・・・配線、６・・スタータ−７・・・ヒータ
、１０・・・第２の容器、１１・・・比較電極、１２・
・・ポテンショスタット装置、４０・・・ボルダカバー
　４１・・・接触電極、４２・・・０リング、４３・・
・バネ、４４・・・ネジ。代理人　　弁理士　　三　好　秀　和 ′３１！第１図（ｂ）第１図（ａ）第２図（ａ）ｓ２図（ｂ）ＩＩ２図（ｃ）第２図（ｃｉ）第２図（ｅ）第４図（ａ）第４図　（ｂ）２Ａ第３図第５図

Claims

【特許請求の範囲】一導電型を有する第１の導電層と、前記第１の導電層上
に形成され、前記第１の導電層とは逆導電型を有する第
２の導電層とを具備し、前記第２の導電層を電解エッチ
ングする工程を含む半導体装置の製造方法において、前記第１の導電層から、前記第２の導電層に達するよう
に、前記第２の導電層と同一導電型を有する導電層を形
成する工程と、前記第２の導電層と同一導電型を有する導電層および第
１の導電層を同一電位に保つように形成された電極を、
電極として用い、前記第２の導電層を電解エッチングす
るエッチング工程とを含むことを特徴とする半導体装置
の製造方法。