JPH10340885A - シリコン基板における陽極化成方法 - Google Patents
シリコン基板における陽極化成方法Info
- Publication number
- JPH10340885A JPH10340885A JP9149511A JP14951197A JPH10340885A JP H10340885 A JPH10340885 A JP H10340885A JP 9149511 A JP9149511 A JP 9149511A JP 14951197 A JP14951197 A JP 14951197A JP H10340885 A JPH10340885 A JP H10340885A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- layer
- type
- type silicon
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
- H10P14/665—Porous materials
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/0802—Details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
- H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
- H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
- H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/60—Wet etching
- H10P50/61—Electrolytic etching
- H10P50/613—Electrolytic etching of Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6324—Formation by anodic treatments, e.g. anodic oxidation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/96—Porous semiconductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/962—Quantum dots and lines
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Weting (AREA)
- Micromachines (AREA)
Abstract
(57)【要約】
【課題】電流の流れを制御して、無効電流の存在による
電圧降下を抑制し、効率的に選択ポーラス化（選択多孔
質化）でき、多孔質化される範囲を設計領域に抑制する
ことができるシリコン基板の陽極化成方法を提供する。 【解決手段】ｐ型単結晶シリコン基板（シリコン基板）
２には埋め込み層となるｐ型シリコン層３が形成され、
シリコン基板２の上面にｎ型シリコン層４が形成されて
いる。ｎ型シリコン層４には開口部形成用のｐ型シリコ
ン層５が形成され、ｎ型シリコン層４の上面に金属保護
膜１４が形成されている。シリコン基板２は、その裏面
側には酸化膜１７を介して電極層１８が形成されてい
る。ｐ型シリコン層３と相対する部分には接続用開口部
１７ａを介して、電極層１８とシリコン基板２とが電気
的に接続されている。陽極化成時には、電極層１８を直
流電源に接続し、対向電極をマイナス端子に接続して行
う。
電圧降下を抑制し、効率的に選択ポーラス化（選択多孔
質化）でき、多孔質化される範囲を設計領域に抑制する
ことができるシリコン基板の陽極化成方法を提供する。 【解決手段】ｐ型単結晶シリコン基板（シリコン基板）
２には埋め込み層となるｐ型シリコン層３が形成され、
シリコン基板２の上面にｎ型シリコン層４が形成されて
いる。ｎ型シリコン層４には開口部形成用のｐ型シリコ
ン層５が形成され、ｎ型シリコン層４の上面に金属保護
膜１４が形成されている。シリコン基板２は、その裏面
側には酸化膜１７を介して電極層１８が形成されてい
る。ｐ型シリコン層３と相対する部分には接続用開口部
１７ａを介して、電極層１８とシリコン基板２とが電気
的に接続されている。陽極化成時には、電極層１８を直
流電源に接続し、対向電極をマイナス端子に接続して行
う。
Description
【０００１】
【産業上の利用分野】本発明は、シリコン基板の陽極化
成方法に関する。
成方法に関する。
【０００２】
【従来の技術】従来からシリコンのマイクロマシニング
において、シリコン基板を陽極化成することが行われて
いる。従来の陽極化成方法の例について説明する。
において、シリコン基板を陽極化成することが行われて
いる。従来の陽極化成方法の例について説明する。
【０００３】図５は、加速度センサに使用されるシリコ
ン基板を示している。同図において、面方位（１１０）
のｐ型単結晶シリコン基板（以下、シリコン基板とい
う）２は、その表面側の所定領域にシリコン基板２より
も高濃度のｐ型シリコン層３が形成され、前記シリコン
基板２の上面にｎ型単結晶シリコンからなるエピタキシ
ャル成長層４が形成されて、同エピタキシャル成長層４
内に前記ｐ型シリコン層３が埋め込み層とされている。
前記エピタキシャル成長層４には開口部形成用のｐ型シ
リコン層５が形成され、前記ｐ型シリコン層３にまで延
びている。前記エピタキシャル成長層４の上面には、前
記開口部形成用のｐ型シリコン層５の上面を除いて、層
間絶縁膜として酸化膜（ＳｉＯ2 ）６、アルミニウム等
からなる配線パターン７、表層における絶縁を図るため
のＳｉＮやＳｉ3 Ｎ4 などのパッシベーション膜８、及
び耐ＨＦ性を有するフォトレジスト等の樹脂保護膜９が
形成されている。
ン基板を示している。同図において、面方位（１１０）
のｐ型単結晶シリコン基板（以下、シリコン基板とい
う）２は、その表面側の所定領域にシリコン基板２より
も高濃度のｐ型シリコン層３が形成され、前記シリコン
基板２の上面にｎ型単結晶シリコンからなるエピタキシ
ャル成長層４が形成されて、同エピタキシャル成長層４
内に前記ｐ型シリコン層３が埋め込み層とされている。
前記エピタキシャル成長層４には開口部形成用のｐ型シ
リコン層５が形成され、前記ｐ型シリコン層３にまで延
びている。前記エピタキシャル成長層４の上面には、前
記開口部形成用のｐ型シリコン層５の上面を除いて、層
間絶縁膜として酸化膜（ＳｉＯ2 ）６、アルミニウム等
からなる配線パターン７、表層における絶縁を図るため
のＳｉＮやＳｉ3 Ｎ4 などのパッシベーション膜８、及
び耐ＨＦ性を有するフォトレジスト等の樹脂保護膜９が
形成されている。
【０００４】このシリコン基板２を図６に示すようにＨ
Ｆ系溶液としてのＨＦ水溶液（フッ酸水溶液）１０に浸
漬した状態で、同シリコン基板２を陽極とし、Ｐｔ等か
らなる貴金属板にて構成された対向電極１１を配置して
電界を印加することにより陽極化成を行う。なお、Ｖは
直流電源である。そして、前記陽極化成処理によって前
記各ｐ型シリコン層３，５を多孔質シリコン層に変化さ
せ、この多孔質化された部分を後の工程で、アルカリエ
ッチングによって除去することにより、空洞部を形成す
ることが行われる。そして、空洞部の上方に位置するエ
ピタキシャル成長層（ｎ型単結晶シリコン）４が中空ビ
ームとして形成され、加速度センサの構造体とされる。
Ｆ系溶液としてのＨＦ水溶液（フッ酸水溶液）１０に浸
漬した状態で、同シリコン基板２を陽極とし、Ｐｔ等か
らなる貴金属板にて構成された対向電極１１を配置して
電界を印加することにより陽極化成を行う。なお、Ｖは
直流電源である。そして、前記陽極化成処理によって前
記各ｐ型シリコン層３，５を多孔質シリコン層に変化さ
せ、この多孔質化された部分を後の工程で、アルカリエ
ッチングによって除去することにより、空洞部を形成す
ることが行われる。そして、空洞部の上方に位置するエ
ピタキシャル成長層（ｎ型単結晶シリコン）４が中空ビ
ームとして形成され、加速度センサの構造体とされる。
【０００５】
【発明が解決しようとする課題】ところが、従来、陽極
化成処理時には、図５において、矢印で示すように直流
電源Ｖから流れる電流が、陽極化成に関係のない領域ま
で拡散して流れるため、その電流が拡散された分（無効
電流分）、電圧降下して、陽極化成を行いたい領域の陽
極化成速度が遅くなる問題があった。又、多孔質化（ポ
ーラス化）される範囲も設計領域（ｐ型シリコン層３，
５の領域）よりシリコン基板２にまで広がってしまう問
題があった。このため、後工程で行われるアルカリエッ
チングによって、空洞部が設計領域以上のものができて
しまう問題があった。
化成処理時には、図５において、矢印で示すように直流
電源Ｖから流れる電流が、陽極化成に関係のない領域ま
で拡散して流れるため、その電流が拡散された分（無効
電流分）、電圧降下して、陽極化成を行いたい領域の陽
極化成速度が遅くなる問題があった。又、多孔質化（ポ
ーラス化）される範囲も設計領域（ｐ型シリコン層３，
５の領域）よりシリコン基板２にまで広がってしまう問
題があった。このため、後工程で行われるアルカリエッ
チングによって、空洞部が設計領域以上のものができて
しまう問題があった。
【０００６】本発明は上記の課題を解消するためになさ
れたものであり、その目的は、陽極化成処理時におい
て、電流の流れを制御して、無効電流の存在による電圧
降下を抑制し、効率的に選択ポーラス化（選択多孔質
化）でき、多孔質化される範囲を設計領域に抑制するこ
とができるシリコン基板の陽極化成方法を提供すること
にある。
れたものであり、その目的は、陽極化成処理時におい
て、電流の流れを制御して、無効電流の存在による電圧
降下を抑制し、効率的に選択ポーラス化（選択多孔質
化）でき、多孔質化される範囲を設計領域に抑制するこ
とができるシリコン基板の陽極化成方法を提供すること
にある。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明は、ｐ型単結晶シリコン基
板の表面側の所定領域にｐ型シリコン層が形成され、前
記ｐ型単結晶シリコン基板の上面にｎ型シリコン層が形
成されて、同ｎ型シリコン層下に前記ｐ型シリコン層が
埋め込み層とされ、前記ｎ型シリコン層には開口部形成
用のｐ型シリコン層が形成され、ｎ型シリコン層の上面
には、前記開口部形成用のｐ型シリコン層の表面が露出
された状態で、保護膜が形成され、前記各ｐ型シリコン
層を多孔質シリコン層に変化させるべく前記ｐ型単結晶
シリコン基板を陽極化成する方法であって、前記ｐ型単
結晶シリコン基板は、その裏面側には絶縁膜を介して電
極層が形成され、前記絶縁膜において、前記各ｐ型シリ
コン層と相対する部分には接続用開口部を介して、前記
電極層と前記ｐ型単結晶シリコン基板とが電気的に接続
されており、前記ｐ型単結晶シリコン基板を直流電源の
プラス端子に対して前記電極層を介して電気的に接続
し、ｐ型単結晶シリコン基板に対向して設けた対向電極
を前記直流電源のマイナス端子に接続してＨＦ系溶液内
で陽極化成することを特徴とするシリコン基板における
陽極化成方法をその要旨としている。
めに、請求項１に記載の発明は、ｐ型単結晶シリコン基
板の表面側の所定領域にｐ型シリコン層が形成され、前
記ｐ型単結晶シリコン基板の上面にｎ型シリコン層が形
成されて、同ｎ型シリコン層下に前記ｐ型シリコン層が
埋め込み層とされ、前記ｎ型シリコン層には開口部形成
用のｐ型シリコン層が形成され、ｎ型シリコン層の上面
には、前記開口部形成用のｐ型シリコン層の表面が露出
された状態で、保護膜が形成され、前記各ｐ型シリコン
層を多孔質シリコン層に変化させるべく前記ｐ型単結晶
シリコン基板を陽極化成する方法であって、前記ｐ型単
結晶シリコン基板は、その裏面側には絶縁膜を介して電
極層が形成され、前記絶縁膜において、前記各ｐ型シリ
コン層と相対する部分には接続用開口部を介して、前記
電極層と前記ｐ型単結晶シリコン基板とが電気的に接続
されており、前記ｐ型単結晶シリコン基板を直流電源の
プラス端子に対して前記電極層を介して電気的に接続
し、ｐ型単結晶シリコン基板に対向して設けた対向電極
を前記直流電源のマイナス端子に接続してＨＦ系溶液内
で陽極化成することを特徴とするシリコン基板における
陽極化成方法をその要旨としている。
【０００８】請求項２の発明は、請求項１において、前
記ｐ型単結晶シリコン基板の裏面側には、前記接続用開
口部に臨む電極層に接触するように、ｐ型の不純物拡散
領域が形成されているシリコン基板における陽極化成方
法をその要旨としている。
記ｐ型単結晶シリコン基板の裏面側には、前記接続用開
口部に臨む電極層に接触するように、ｐ型の不純物拡散
領域が形成されているシリコン基板における陽極化成方
法をその要旨としている。
【０００９】請求項３の発明は、請求項１又は請求項２
において、対向電極は、ｐ型単結晶シリコン基板の表面
側に形成された金属薄膜からなる保護膜であるシリコン
基板における陽極化成方法をその要旨としている。
において、対向電極は、ｐ型単結晶シリコン基板の表面
側に形成された金属薄膜からなる保護膜であるシリコン
基板における陽極化成方法をその要旨としている。
【００１０】請求項４の発明は、請求項３において、金
属薄膜は、それ自身及び金属シリサイドが耐ＨＦ性を有
する金属にて形成されたものであるシリコン基板におけ
る陽極化成方法をその要旨としている。 （作用）請求項１に記載の発明によると、陽極化成を行
うと、前記電極層が、少なくとも埋め込み層であるｐ型
シリコン層と相対する部分において接続用開口部を介し
て、前記ｐ型単結晶シリコン基板に接触しているため、
同ｐ型シリコン層の領域に電流が集中する。一方、陽極
化成したくない部分に流れる無効電流は抑制される。こ
の結果、選択ポーラス化（選択多孔質化）が良好に進行
する。
属薄膜は、それ自身及び金属シリサイドが耐ＨＦ性を有
する金属にて形成されたものであるシリコン基板におけ
る陽極化成方法をその要旨としている。 （作用）請求項１に記載の発明によると、陽極化成を行
うと、前記電極層が、少なくとも埋め込み層であるｐ型
シリコン層と相対する部分において接続用開口部を介し
て、前記ｐ型単結晶シリコン基板に接触しているため、
同ｐ型シリコン層の領域に電流が集中する。一方、陽極
化成したくない部分に流れる無効電流は抑制される。こ
の結果、選択ポーラス化（選択多孔質化）が良好に進行
する。
【００１１】請求項２に記載の発明によると、接続用開
口部にｐ型の不純物拡散領域が形成されているため、陽
極化成時における電流が同部分において集中し、このこ
とによって、さらに同ｐ型シリコン層の領域に電流が集
中し、一方、陽極化成したくない部分における無効電流
は抑制される。
口部にｐ型の不純物拡散領域が形成されているため、陽
極化成時における電流が同部分において集中し、このこ
とによって、さらに同ｐ型シリコン層の領域に電流が集
中し、一方、陽極化成したくない部分における無効電流
は抑制される。
【００１２】請求項３に記載の発明によると、陽極化成
は、ＨＦ系溶液中において、保護膜が対向電極とされ、
シリコン基板が陽極にされて行われる。請求項４に記載
の発明では、金属自身及び当該金属シリサイドがともに
耐ＨＦ性を有する金属薄膜として使用される金属は、例
えば、Ｗ，Ｍｏ等が挙げられる。従って、陽極化成時に
おいて、ＨＦ系溶液にシリコン基板が浸されても、ＨＦ
系溶液によってシリコン基板が侵されることはないとと
もに、シリコン基板との界面においては、耐ＨＦ性の金
属シリサイドが形成される。この金属シリサイドによっ
て、シリコン基板と保護膜との界面がＨＦ系溶液により
侵されることを抑制することができる。
は、ＨＦ系溶液中において、保護膜が対向電極とされ、
シリコン基板が陽極にされて行われる。請求項４に記載
の発明では、金属自身及び当該金属シリサイドがともに
耐ＨＦ性を有する金属薄膜として使用される金属は、例
えば、Ｗ，Ｍｏ等が挙げられる。従って、陽極化成時に
おいて、ＨＦ系溶液にシリコン基板が浸されても、ＨＦ
系溶液によってシリコン基板が侵されることはないとと
もに、シリコン基板との界面においては、耐ＨＦ性の金
属シリサイドが形成される。この金属シリサイドによっ
て、シリコン基板と保護膜との界面がＨＦ系溶液により
侵されることを抑制することができる。
【００１３】
（第１実施形態）以下、本発明の実施形態を図１及び図
２を参照して説明する。
２を参照して説明する。
【００１４】なお、第１実施形態を含む以下の各実施形
態では、前記従来の技術で述べた構成と同一構成又は、
相当する構成については同一符号を付してその説明を省
略する。なお、図１を含め、各図面に示されている膜、
層は、説明の便宜上、拡大されて図示されており、それ
らの実際の厚みの比率関係を正確に示していないものと
する。
態では、前記従来の技術で述べた構成と同一構成又は、
相当する構成については同一符号を付してその説明を省
略する。なお、図１を含め、各図面に示されている膜、
層は、説明の便宜上、拡大されて図示されており、それ
らの実際の厚みの比率関係を正確に示していないものと
する。
【００１５】この実施形態では、前記樹脂系の保護膜９
の代わりに、金属薄膜からなる保護膜（以下、金属保護
膜という）１４が形成されている。この金属保護膜１４
は、パッシベーション膜８の上面を含む、シリコン基板
２の表面を全体的に覆うように、Ｗ（タングステン）を
スパッタリングや真空蒸着等の物理的成膜法により形成
される。なお、パッシベーション膜８の開口部の直下に
おいて、金属保護膜１４とシリコン基板２のエピタキシ
ャル成長層４とが接している界面においては、Ｗシリサ
イドが形成される。金属保護膜１４を形成しているＷ
（タングステン）とＷシリサイドは、耐ＨＦ性を有す
る。なお、金属保護膜１４を全体的に被覆した後は、図
１に示されるように、フォトリソグラフィ法とエッチン
グ法を用いて、ｐ型シリコン層５の上面にあたる部分に
開口部１５を形成する。
の代わりに、金属薄膜からなる保護膜（以下、金属保護
膜という）１４が形成されている。この金属保護膜１４
は、パッシベーション膜８の上面を含む、シリコン基板
２の表面を全体的に覆うように、Ｗ（タングステン）を
スパッタリングや真空蒸着等の物理的成膜法により形成
される。なお、パッシベーション膜８の開口部の直下に
おいて、金属保護膜１４とシリコン基板２のエピタキシ
ャル成長層４とが接している界面においては、Ｗシリサ
イドが形成される。金属保護膜１４を形成しているＷ
（タングステン）とＷシリサイドは、耐ＨＦ性を有す
る。なお、金属保護膜１４を全体的に被覆した後は、図
１に示されるように、フォトリソグラフィ法とエッチン
グ法を用いて、ｐ型シリコン層５の上面にあたる部分に
開口部１５を形成する。
【００１６】又、シリコン基板２の裏面には、前記シリ
コン基板２に対してイオン注入等によって不純物として
のほう素が打ち込まれ、そのほう素を熱拡散させたｐ型
シリコン層１６が形成されている。そして、このｐ型シ
リコン層１６は、本発明のｐ型の不純物拡散領域に相当
し、シリコン基板２よりも電気抵抗が低い低抵抗層とさ
れている。
コン基板２に対してイオン注入等によって不純物として
のほう素が打ち込まれ、そのほう素を熱拡散させたｐ型
シリコン層１６が形成されている。そして、このｐ型シ
リコン層１６は、本発明のｐ型の不純物拡散領域に相当
し、シリコン基板２よりも電気抵抗が低い低抵抗層とさ
れている。
【００１７】ｐ型シリコン層１６の下面には、絶縁膜と
しての酸化膜（ＳｉＯ2 ）１７がパターニングして形成
され、さらに、酸化膜１７の下面には、アルミニウム薄
膜からなる電極層１８が形成されている。アルミニウム
薄膜は、スパッタリングや真空蒸着等の物理的成膜法に
より形成される。なお、酸化膜１７の代わりに、ＳｉＮ
等からなる絶縁膜にて形成してもよい。又、前記酸化膜
１７において、埋め込み層であるｐ型シリコン層３及び
ｐ型シリコン層５と相対する部分には接続用開口部１７
ａが形成され、同接続用開口部１７ａを介して、前記電
極層１８とｐ型シリコン層１６とが電気的に接続されて
いる。そして、電極層１８は、ｐ型シリコン層１６を介
してｐ型シリコン基板２とが電気的に接続されている。
しての酸化膜（ＳｉＯ2 ）１７がパターニングして形成
され、さらに、酸化膜１７の下面には、アルミニウム薄
膜からなる電極層１８が形成されている。アルミニウム
薄膜は、スパッタリングや真空蒸着等の物理的成膜法に
より形成される。なお、酸化膜１７の代わりに、ＳｉＮ
等からなる絶縁膜にて形成してもよい。又、前記酸化膜
１７において、埋め込み層であるｐ型シリコン層３及び
ｐ型シリコン層５と相対する部分には接続用開口部１７
ａが形成され、同接続用開口部１７ａを介して、前記電
極層１８とｐ型シリコン層１６とが電気的に接続されて
いる。そして、電極層１８は、ｐ型シリコン層１６を介
してｐ型シリコン基板２とが電気的に接続されている。
【００１８】次に、上記のように構成された、シリコン
基板２を図２に示すように、ＨＦ系溶液としてのＨＦ水
溶液１０に浸漬する。そして、直流電源ｖのプラス端子
に電極層１８を接続し、対向電極１１に直流電源のマイ
ナス端子を接続させることにより、電界を印加させて陽
極化成を行う。
基板２を図２に示すように、ＨＦ系溶液としてのＨＦ水
溶液１０に浸漬する。そして、直流電源ｖのプラス端子
に電極層１８を接続し、対向電極１１に直流電源のマイ
ナス端子を接続させることにより、電界を印加させて陽
極化成を行う。
【００１９】この陽極化成処理によって前記各ｐ型シリ
コン層３，５を多孔質シリコン層に変化させる。この陽
極化成において、電流は電極層１８から接続用開口部１
７ａを介して図１の矢印に示すように拡散せず流れるた
め、ｐ型シリコン層３，５に流入する電流の密度が高め
られる。この結果、各ｐ型シリコン層３，５を多孔質シ
リコン層に変化する陽極化成速度が従来と比較して速く
なるとともに、電流が拡散せず、陽極化成を行いたい、
陽極化成領域であるｐ型シリコン層３，５に電流が集中
するため、効率的に選択ポーラス化（選択多孔質化）で
きる。
コン層３，５を多孔質シリコン層に変化させる。この陽
極化成において、電流は電極層１８から接続用開口部１
７ａを介して図１の矢印に示すように拡散せず流れるた
め、ｐ型シリコン層３，５に流入する電流の密度が高め
られる。この結果、各ｐ型シリコン層３，５を多孔質シ
リコン層に変化する陽極化成速度が従来と比較して速く
なるとともに、電流が拡散せず、陽極化成を行いたい、
陽極化成領域であるｐ型シリコン層３，５に電流が集中
するため、効率的に選択ポーラス化（選択多孔質化）で
きる。
【００２０】又、金属保護膜１４にて被覆された部分
は、同金属保護膜１４にてＨＦ水溶液の侵食が防止され
る。又、開口部１５において、金属保護膜１４とシリコ
ン基板２のエピタキシャル成長層４との界面において
は、耐ＨＦ性のＷシリサイドが形成されているため、同
界面から内部にＨＦ水溶液が侵食することはない。
は、同金属保護膜１４にてＨＦ水溶液の侵食が防止され
る。又、開口部１５において、金属保護膜１４とシリコ
ン基板２のエピタキシャル成長層４との界面において
は、耐ＨＦ性のＷシリサイドが形成されているため、同
界面から内部にＨＦ水溶液が侵食することはない。
【００２１】この後、この多孔質化された部分を、ＴＭ
ＡＨ（テトラメチルアンモニウムハイドロオキサイド）
でアルカリエッチングを行うことによって、異方性エッ
チングする。なお、ｐ型シリコン層３，５は、陽極化成
を経て多孔質化することにより、アルカリに溶解しやす
くなっているそして、前記アルカリエッチングによって
多孔質シリコン層を除去することにより、図示しない空
洞部を形成する。そして、空洞部の上方に位置するエピ
タキシャル成長層（ｎ型単結晶シリコン）４が中空ビー
ムとして形成され、この実施形態では、加速度センサの
構造体とされる。
ＡＨ（テトラメチルアンモニウムハイドロオキサイド）
でアルカリエッチングを行うことによって、異方性エッ
チングする。なお、ｐ型シリコン層３，５は、陽極化成
を経て多孔質化することにより、アルカリに溶解しやす
くなっているそして、前記アルカリエッチングによって
多孔質シリコン層を除去することにより、図示しない空
洞部を形成する。そして、空洞部の上方に位置するエピ
タキシャル成長層（ｎ型単結晶シリコン）４が中空ビー
ムとして形成され、この実施形態では、加速度センサの
構造体とされる。
【００２２】さて、本実施形態の製造方法によると、次
のような作用効果を奏する。 （１） 本実施形態の陽極化成方法において、電流は電
極層１８から接続用開口部１７ａを介して図１の矢印に
示すように拡散せず流れるため、ｐ型シリコン層３，５
に流入する電流の密度が高まるようにした。この結果、
各ｐ型シリコン層３，５を多孔質シリコン層に変化する
陽極化成速度が従来と比較して速くなるとともに、電流
が拡散せず、陽極化成を行いたい、陽極化成領域である
ｐ型シリコン層３，５に電流が集中するため、効率的に
選択ポーラス化（選択多孔質化）できる。
のような作用効果を奏する。 （１） 本実施形態の陽極化成方法において、電流は電
極層１８から接続用開口部１７ａを介して図１の矢印に
示すように拡散せず流れるため、ｐ型シリコン層３，５
に流入する電流の密度が高まるようにした。この結果、
各ｐ型シリコン層３，５を多孔質シリコン層に変化する
陽極化成速度が従来と比較して速くなるとともに、電流
が拡散せず、陽極化成を行いたい、陽極化成領域である
ｐ型シリコン層３，５に電流が集中するため、効率的に
選択ポーラス化（選択多孔質化）できる。
【００２３】（２） さらに、シリコン基板２の裏面側
にシリコン基板２の電気抵抗よりも低抵抗であるｐ型シ
リコン層１６を設けたため、電極層１８とシリコン基板
２とのコンタクト抵抗を減らすことができる。仮に、こ
のｐ型シリコン層１６が存在しないで陽極化成処理を行
った場合にも、上記（１）の作用効果を奏することがで
きるが、この低抵抗のｐ型シリコン層１６によって、陽
極化成を行いたい、陽極化成領域であるｐ型シリコン層
３，５にさらに電流を集中することができるため、さら
に効率的に選択ポーラス化（選択多孔質化）を高めるこ
とができる。 （３） Ｗ（タングステン）からなる金属保護膜８は、
高融点であり、熱膨張係数がＳｉＮやＳｉ3 Ｎ4 などの
パッシベーション膜８及びシリコン基板２のエピタキシ
ャル成長層４４と近く、それらとの密着性があるため、
剥離することがない。
にシリコン基板２の電気抵抗よりも低抵抗であるｐ型シ
リコン層１６を設けたため、電極層１８とシリコン基板
２とのコンタクト抵抗を減らすことができる。仮に、こ
のｐ型シリコン層１６が存在しないで陽極化成処理を行
った場合にも、上記（１）の作用効果を奏することがで
きるが、この低抵抗のｐ型シリコン層１６によって、陽
極化成を行いたい、陽極化成領域であるｐ型シリコン層
３，５にさらに電流を集中することができるため、さら
に効率的に選択ポーラス化（選択多孔質化）を高めるこ
とができる。 （３） Ｗ（タングステン）からなる金属保護膜８は、
高融点であり、熱膨張係数がＳｉＮやＳｉ3 Ｎ4 などの
パッシベーション膜８及びシリコン基板２のエピタキシ
ャル成長層４４と近く、それらとの密着性があるため、
剥離することがない。
【００２４】（４） 又、金属保護膜１４にて被覆され
た部分は、同金属保護膜１４にてＨＦ水溶液の侵食が防
止できる。又、開口部１５において、金属保護膜１４と
シリコン基板２のエピタキシャル成長層４との界面にお
いては、耐ＨＦ性のＷシリサイドが形成されているた
め、同界面から内部へのＨＦ水溶液の侵食を防止するこ
とができる。
た部分は、同金属保護膜１４にてＨＦ水溶液の侵食が防
止できる。又、開口部１５において、金属保護膜１４と
シリコン基板２のエピタキシャル成長層４との界面にお
いては、耐ＨＦ性のＷシリサイドが形成されているた
め、同界面から内部へのＨＦ水溶液の侵食を防止するこ
とができる。
【００２５】（第２実施形態）次に第２実施形態を図２
を参照して説明する。この実施形態では、図２の対向電
極１１の代わりに、金属保護膜１４を直流電源のマイナ
ス端子に接続して（図２の二点鎖線で示している）、陽
極化成を行うところが前記第１実施形態と異なってい
る。
を参照して説明する。この実施形態では、図２の対向電
極１１の代わりに、金属保護膜１４を直流電源のマイナ
ス端子に接続して（図２の二点鎖線で示している）、陽
極化成を行うところが前記第１実施形態と異なってい
る。
【００２６】この第２実施形態において、陽極化成を行
うと、下記の利点がある。 （１） 図６に示すように、従来の陽極化成は、ＨＦ水
溶液１０中にシリコン基板２を陽極にし、Ｐｔ（白金）
等の貴金属板１１を対向電極にして行っている。この場
合、均一な陽極化成を行うためには対向電極１１は、シ
リコン基板２と同等の大面積のものが必要となる。それ
に対して、本実施形態の陽極化成方法によると、金属保
護膜１４が対向電極とされているため、高価な貴金属板
からなる対向電極は不要となる利点がある。このため、
従来に比較して、陽極化成を安価に行うことができる。
うと、下記の利点がある。 （１） 図６に示すように、従来の陽極化成は、ＨＦ水
溶液１０中にシリコン基板２を陽極にし、Ｐｔ（白金）
等の貴金属板１１を対向電極にして行っている。この場
合、均一な陽極化成を行うためには対向電極１１は、シ
リコン基板２と同等の大面積のものが必要となる。それ
に対して、本実施形態の陽極化成方法によると、金属保
護膜１４が対向電極とされているため、高価な貴金属板
からなる対向電極は不要となる利点がある。このため、
従来に比較して、陽極化成を安価に行うことができる。
【００２７】又、金属保護膜１４は、シリコン基板（ウ
エハ）２のほぼ全表面に形成されるため、均一な陽極化
成を行うことができる。さらに、ウエハ（シリコン基板
２）の直近に金属保護膜１４が形成されて、同金属保護
膜１４を対向電極としているため、ＨＦ水溶液１０の電
気抵抗を考慮する必要がなくなる。すなわち、ウエハ
（シリコン基板）と対向電極とを離間している例えば、
第１実施形態の場合、ＨＦ水溶液１０の電気抵抗を考慮
して、直流電源Ｖを電流制御、或いは電圧制御して陽極
化成を行う必要がある。この実施形態では、ＨＦ水溶液
１０の抵抗を考慮する必要がなくなるため、陽極化成を
行いやすくすることができる。
エハ）２のほぼ全表面に形成されるため、均一な陽極化
成を行うことができる。さらに、ウエハ（シリコン基板
２）の直近に金属保護膜１４が形成されて、同金属保護
膜１４を対向電極としているため、ＨＦ水溶液１０の電
気抵抗を考慮する必要がなくなる。すなわち、ウエハ
（シリコン基板）と対向電極とを離間している例えば、
第１実施形態の場合、ＨＦ水溶液１０の電気抵抗を考慮
して、直流電源Ｖを電流制御、或いは電圧制御して陽極
化成を行う必要がある。この実施形態では、ＨＦ水溶液
１０の抵抗を考慮する必要がなくなるため、陽極化成を
行いやすくすることができる。
【００２８】（第３実施形態）次に第３実施形態を図３
を参照して説明する。なお、この第３実施形態を含む以
下の実施形態においても陽極化成は、ＨＦ水溶液にシリ
コン基板２を浸漬して行うものとする。
を参照して説明する。なお、この第３実施形態を含む以
下の実施形態においても陽極化成は、ＨＦ水溶液にシリ
コン基板２を浸漬して行うものとする。
【００２９】この実施形態では第１実施形態の構成中、
ｐ型シリコン層１６の代わりに、ｐ型シリコン領域１６
ａを設けたところが異なっている。このｐ型シリコン領
域１６ａは酸化膜１７をパターニングして形成した開口
部１７ａを介して、シリコン基板２の裏面に対してイオ
ン注入等によって不純物としてのほう素が打ち込まれ、
そのほう素を熱拡散させることにより形成される。そし
て、このｐ型シリコン領域１６ａは、本発明のｐ型の不
純物拡散領域に相当し、前記第１実施形態のｐ型シリコ
ン層１６よりもさらに電気抵抗が低い低抵抗層とされて
いる。
ｐ型シリコン層１６の代わりに、ｐ型シリコン領域１６
ａを設けたところが異なっている。このｐ型シリコン領
域１６ａは酸化膜１７をパターニングして形成した開口
部１７ａを介して、シリコン基板２の裏面に対してイオ
ン注入等によって不純物としてのほう素が打ち込まれ、
そのほう素を熱拡散させることにより形成される。そし
て、このｐ型シリコン領域１６ａは、本発明のｐ型の不
純物拡散領域に相当し、前記第１実施形態のｐ型シリコ
ン層１６よりもさらに電気抵抗が低い低抵抗層とされて
いる。
【００３０】このｐ型シリコン領域１６ａにより、電極
層１８とシリコン基板２とのコンタクト抵抗を減らすこ
とができるため、陽極化成処理時には第１実施形態より
もさらにｐ型シリコン層３，５を流れる電流の密度を高
めることができる。
層１８とシリコン基板２とのコンタクト抵抗を減らすこ
とができるため、陽極化成処理時には第１実施形態より
もさらにｐ型シリコン層３，５を流れる電流の密度を高
めることができる。
【００３１】（第４実施形態）次に、第４実施形態を図
４を参照して説明する。この実施形態では、図４に示す
ようにシリコン基板２の表面側にｎ型単結晶シリコンか
らなるエピタキシャル成長層４Ａ，４Ｂが２段形成され
ており、各エピタキシャル成長層４Ａ，４Ｂのそれぞれ
には、埋め込み層であるｐ型シリコン層３Ａ，３Ｂが２
段に形成されている。ｐ型シリコン層３Ａ，３Ｂは、シ
リコン基板２よりも高濃度の不純物であるホウ素を含ん
でいる。なお、前記ｐ型シリコン層３Ａ，３Ｂは、拡散
によりそれぞれ下方のシリコン基板２、エピタキシャル
成長層４Ａの領域まで拡張されている。そして、両ｐ型
シリコン層３Ａ，３Ｂは互いに接しており、下方に位置
するｐ型シリコン層３Ａは、接続用開口部１７ａと相対
するように配置されている。又、同接続用開口部１７ａ
に対応したシリコン基板２にはｐ型シリコン領域１６ａ
が設けられている。
４を参照して説明する。この実施形態では、図４に示す
ようにシリコン基板２の表面側にｎ型単結晶シリコンか
らなるエピタキシャル成長層４Ａ，４Ｂが２段形成され
ており、各エピタキシャル成長層４Ａ，４Ｂのそれぞれ
には、埋め込み層であるｐ型シリコン層３Ａ，３Ｂが２
段に形成されている。ｐ型シリコン層３Ａ，３Ｂは、シ
リコン基板２よりも高濃度の不純物であるホウ素を含ん
でいる。なお、前記ｐ型シリコン層３Ａ，３Ｂは、拡散
によりそれぞれ下方のシリコン基板２、エピタキシャル
成長層４Ａの領域まで拡張されている。そして、両ｐ型
シリコン層３Ａ，３Ｂは互いに接しており、下方に位置
するｐ型シリコン層３Ａは、接続用開口部１７ａと相対
するように配置されている。又、同接続用開口部１７ａ
に対応したシリコン基板２にはｐ型シリコン領域１６ａ
が設けられている。
【００３２】又、前記エピタキシャル成長層４Ｂには開
口部形成用の一対のｐ型シリコン層５が離間して形成さ
れ、同ｐ型シリコン層５は、前記ｐ型シリコン層３Ｂに
迄延びている。
口部形成用の一対のｐ型シリコン層５が離間して形成さ
れ、同ｐ型シリコン層５は、前記ｐ型シリコン層３Ｂに
迄延びている。
【００３３】上記のシリコン基板２を第１実施形態又は
第２実施形態と同様に、対向電極１１を使用して、或い
は金属保護膜１４を対向電極として使用して陽極化成を
行う。
第２実施形態と同様に、対向電極１１を使用して、或い
は金属保護膜１４を対向電極として使用して陽極化成を
行う。
【００３４】この陽極化成の処理によって前記各ｐ型シ
リコン層３Ａ，３Ｂ，５を多孔質シリコン層に変化させ
る。この陽極化成において、ｐ型シリコン領域１６ａに
より、電極層１８とシリコン基板２とのコンタクト抵抗
が低抵抗であり、その結果、電流は電極層１８から接続
用開口部１７ａを介して図４の矢印に示すように拡散せ
ず流れるため、ｐ型シリコン層３Ａ，３Ｂ，５に流入す
る電流の密度が高められる。このため、各ｐ型シリコン
層３Ａ，３Ｂ，５を多孔質シリコン層に変化する陽極化
成速度が従来と比較して速くなるとともに、電流が拡散
せず、陽極化成を行いたい、陽極化成領域であるｐ型シ
リコン層３Ａ，３Ｂ，５に電流が集中するため、効率的
に選択ポーラス化（選択多孔質化）できる。
リコン層３Ａ，３Ｂ，５を多孔質シリコン層に変化させ
る。この陽極化成において、ｐ型シリコン領域１６ａに
より、電極層１８とシリコン基板２とのコンタクト抵抗
が低抵抗であり、その結果、電流は電極層１８から接続
用開口部１７ａを介して図４の矢印に示すように拡散せ
ず流れるため、ｐ型シリコン層３Ａ，３Ｂ，５に流入す
る電流の密度が高められる。このため、各ｐ型シリコン
層３Ａ，３Ｂ，５を多孔質シリコン層に変化する陽極化
成速度が従来と比較して速くなるとともに、電流が拡散
せず、陽極化成を行いたい、陽極化成領域であるｐ型シ
リコン層３Ａ，３Ｂ，５に電流が集中するため、効率的
に選択ポーラス化（選択多孔質化）できる。
【００３５】この結果、この実施形態では、図面中央の
エピタキシャル成長層４Ｂ部分を中空構造にすることが
できる。本発明の実施形態は、上記実施形態以外に次の
ように変更することも可能である。
エピタキシャル成長層４Ｂ部分を中空構造にすることが
できる。本発明の実施形態は、上記実施形態以外に次の
ように変更することも可能である。
【００３６】（１） ｐ型単結晶シリコン基板２として
面方位（１１０）以外の基板、例えば（１１１）基板や
（１００）基板等を使用してもよい。 （２） ＴＭＡＨ以外のアルカリ系エッチャントとし
て、例えばＫＯＨ、ヒドラジン、ＥＰＷ（エチレンジア
ミン−ピロカテコール−水）等を使用してもよい。
面方位（１１０）以外の基板、例えば（１１１）基板や
（１００）基板等を使用してもよい。 （２） ＴＭＡＨ以外のアルカリ系エッチャントとし
て、例えばＫＯＨ、ヒドラジン、ＥＰＷ（エチレンジア
ミン−ピロカテコール−水）等を使用してもよい。
【００３７】（３） 前記第１実施形態では、ｐ型シリ
コン層１６を設けたが、ｐ型シリコン層１６を省略した
構成としてもよい。又、第３実施形態及び第４実施形態
では、ｐ型シリコン領域１６ａを設けたが、ｐ型シリコ
ン領域１６ａを省略した構成としてもよい。
コン層１６を設けたが、ｐ型シリコン層１６を省略した
構成としてもよい。又、第３実施形態及び第４実施形態
では、ｐ型シリコン領域１６ａを設けたが、ｐ型シリコ
ン領域１６ａを省略した構成としてもよい。
【００３８】ここで、特許請求の範囲に記載された技術
的思想のほかに、前述した実施形態によって把握される
技術的思想をその効果とともに以下に挙げる。 （１） 請求項４において、金属薄膜からなる保護膜
は、タングステン又はモリブデンにて形成されたもので
ある。タングステン又はモリブデンにて形成すると、請
求項４の作用効果を得ることができる。
的思想のほかに、前述した実施形態によって把握される
技術的思想をその効果とともに以下に挙げる。 （１） 請求項４において、金属薄膜からなる保護膜
は、タングステン又はモリブデンにて形成されたもので
ある。タングステン又はモリブデンにて形成すると、請
求項４の作用効果を得ることができる。
【００３９】なお、本明細書中において使用した技術用
語を次のように定義する。 「陽極化成： 電解液中で基板を陽極として電流を流す
ことにより、その基板に多孔質層を形成する一括改質加
工をいう。」
語を次のように定義する。 「陽極化成： 電解液中で基板を陽極として電流を流す
ことにより、その基板に多孔質層を形成する一括改質加
工をいう。」
【００４０】
【発明の効果】以上詳述したように、請求項１乃至４に
記載の発明によれば、陽極化成処理時において、電流の
流れを制御して、無効電流の存在による電圧降下を抑制
し、効率的に選択ポーラス化（選択多孔質化）でき、多
孔質化される範囲を設計領域に抑制することができる。
記載の発明によれば、陽極化成処理時において、電流の
流れを制御して、無効電流の存在による電圧降下を抑制
し、効率的に選択ポーラス化（選択多孔質化）でき、多
孔質化される範囲を設計領域に抑制することができる。
【００４１】請求項２に記載の発明によると、接続用開
口部にｐ型の不純物拡散領域が形成されているため、陽
極化成時における電流が同部分において集中し、このこ
とによって、さらに同ｐ型シリコン層の領域に電流が集
中し、一方、陽極化成したくない部分には無効電流を抑
制することができる。
口部にｐ型の不純物拡散領域が形成されているため、陽
極化成時における電流が同部分において集中し、このこ
とによって、さらに同ｐ型シリコン層の領域に電流が集
中し、一方、陽極化成したくない部分には無効電流を抑
制することができる。
【００４２】請求項３に記載の発明によると、従来に比
較して、陽極化成を安価に行うことができる。又、保護
膜は、シリコン基板（ウエハ）のほぼ全表面に形成され
るため、均一な陽極化成を行うことができ、さらに、ウ
エハ（シリコン基板）の直近に金属薄膜が形成されて、
対向電極としているため、ＨＦ系溶液の抵抗を考慮する
必要がなくなり、陽極化成を行いやすくすることができ
る。
較して、陽極化成を安価に行うことができる。又、保護
膜は、シリコン基板（ウエハ）のほぼ全表面に形成され
るため、均一な陽極化成を行うことができ、さらに、ウ
エハ（シリコン基板）の直近に金属薄膜が形成されて、
対向電極としているため、ＨＦ系溶液の抵抗を考慮する
必要がなくなり、陽極化成を行いやすくすることができ
る。
【００４３】請求項４に記載の発明では、金属薄膜は、
金属自身及び当該金属シリサイドがともに耐ＨＦ性を有
するため、陽極化成時において、ＨＦ系溶液にシリコン
基板が浸されても、ＨＦ系溶液によってシリコン基板が
侵されることはないとともに、シリコン基板との界面に
おいては、耐ＨＦ性の金属シリサイドが形成されため、
シリコン基板と金属薄膜との界面がＨＦ系溶液により侵
されることを抑制することができる。
金属自身及び当該金属シリサイドがともに耐ＨＦ性を有
するため、陽極化成時において、ＨＦ系溶液にシリコン
基板が浸されても、ＨＦ系溶液によってシリコン基板が
侵されることはないとともに、シリコン基板との界面に
おいては、耐ＨＦ性の金属シリサイドが形成されため、
シリコン基板と金属薄膜との界面がＨＦ系溶液により侵
されることを抑制することができる。
【図１】シリコン基板の概略断面図。
【図２】同じく陽極化成の説明図。
【図３】他の実施形態のシリコン基板の概略断面図。
【図４】他の実施形態のシリコン基板の概略断面図。
【図５】従来のシリコン基板の概略断面図。
【図６】陽極化成の説明図。
２…ｐ型単結晶シリコン基板、３…ｐ型シリコン層、
４，４Ａ，４Ｂ…エピタキシャル成長層（ｎ型シリコン
層）、５…ｐ型シリコン層、６…酸化膜、９…保護膜、
１０…ＨＦ水溶液、１７…酸化膜、１７ａ……接続用開
口部、１８…電極層。
４，４Ａ，４Ｂ…エピタキシャル成長層（ｎ型シリコン
層）、５…ｐ型シリコン層、６…酸化膜、９…保護膜、
１０…ＨＦ水溶液、１７…酸化膜、１７ａ……接続用開
口部、１８…電極層。
Claims (4)
- 【請求項１】 ｐ型単結晶シリコン基板（２）の表面側
の所定領域にｐ型シリコン層（３）が形成され、前記ｐ
型単結晶シリコン基板（２）の上面にｎ型シリコン層
（４）が形成されて、同ｎ型シリコン層（４）下に前記
ｐ型シリコン層（３）が埋め込み層とされ、前記ｎ型シ
リコン層（４）には開口部形成用のｐ型シリコン層
（５）が形成され、ｎ型シリコン層（４）の上面には、
前記開口部形成用のｐ型シリコン層（５）の表面が露出
された状態で、保護膜（１４）が形成され、前記各ｐ型
シリコン層（３，５）を多孔質シリコン層に変化させる
べく前記ｐ型単結晶シリコン基板（２）を陽極化成する
方法であって、 前記ｐ型単結晶シリコン基板（２）は、その裏面側には
絶縁膜（１７）を介して電極層（１８）が形成され、前
記絶縁膜（１７）において、前記少なくとも埋め込み層
であるｐ型シリコン層（３）と相対する部分には接続用
開口部（１７ａ）を介して、前記電極層（１８）と前記
ｐ型単結晶シリコン基板（２）とが電気的に接続されて
おり、 前記ｐ型単結晶シリコン基板（２）を直流電源（Ｖ）の
プラス端子に対して前記電極層（１８）を介して電気的
に接続し、ｐ型単結晶シリコン基板（２）に対向して設
けた対向電極（１１，１４）を前記直流電源（Ｖ）のマ
イナス端子に接続してＨＦ系溶液内で陽極化成すること
を特徴とするシリコン基板における陽極化成方法。 - 【請求項２】 前記ｐ型単結晶シリコン基板（２）の裏
面側には、前記接続用開口部（１７ａ）に臨む電極層
（１８）に接触するように、ｐ型の不純物拡散領域（１
６，１６ａ）が形成されていることを特徴とする請求項
１に記載のシリコン基板における陽極化成方法。 - 【請求項３】 対向電極は、ｐ型単結晶シリコン基板
（２）の表面側に形成された金属薄膜からなる保護膜
（１４）である請求項１又は請求項２に記載のシリコン
基板における陽極化成方法。 - 【請求項４】 金属薄膜は、それ自身及び金属シリサイ
ドが耐ＨＦ性を有する金属にて形成されたものである請
求項３に記載のシリコン基板における陽極化成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9149511A JPH10340885A (ja) | 1997-06-06 | 1997-06-06 | シリコン基板における陽極化成方法 |
| US09/341,323 US6362079B1 (en) | 1997-06-06 | 1998-06-05 | Semiconductor device and method of anodization for the semiconductor device |
| PCT/JP1998/002507 WO1998056036A1 (en) | 1997-06-06 | 1998-06-05 | Semiconductor device and method of anodization for the semiconductor device |
| EP98923150A EP0987743A4 (en) | 1997-06-06 | 1998-06-05 | SEMICONDUCTOR ARRANGEMENT AND ANODIZING METHOD FOR THE SAME |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9149511A JPH10340885A (ja) | 1997-06-06 | 1997-06-06 | シリコン基板における陽極化成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10340885A true JPH10340885A (ja) | 1998-12-22 |
Family
ID=15476749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9149511A Pending JPH10340885A (ja) | 1997-06-06 | 1997-06-06 | シリコン基板における陽極化成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6362079B1 (ja) |
| EP (1) | EP0987743A4 (ja) |
| JP (1) | JPH10340885A (ja) |
| WO (1) | WO1998056036A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007222990A (ja) * | 2006-02-23 | 2007-09-06 | Matsushita Electric Works Ltd | 梁部を備えた構造体の製造方法およびｍｅｍｓデバイス |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10153187C1 (de) * | 2001-10-27 | 2003-07-10 | Infineon Technologies Ag | Herstellungsverfahren zum Herstellen einer räumlichen Struktur in einem Halbleitersubstrat und Halbleitersubstrat mit einer Einrichtung zum Ätzen einer räumlichen Struktur in dem Halbleitersubstrat |
| KR20110096060A (ko) * | 2008-12-02 | 2011-08-26 | 피코드릴 에스 아 | 기판 내에 구조물을 도입하는 방법 |
| US10269991B2 (en) | 2014-10-07 | 2019-04-23 | Newsouth Innovations Pty Limited | Method of patterning a layer |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5826660B2 (ja) | 1975-10-13 | 1983-06-04 | 松下電器産業株式会社 | タコウシツシリコンノセイゾウホウホウ |
| JPS5574181A (en) * | 1978-11-29 | 1980-06-04 | Matsushita Electric Ind Co Ltd | Preparing junction type field effect transistor |
| JPH02159770A (ja) | 1988-12-14 | 1990-06-19 | Yokogawa Electric Corp | 半導体ダイヤフラムの製造方法 |
| DE69232347T2 (de) * | 1991-09-27 | 2002-07-11 | Canon K.K., Tokio/Tokyo | Verfahren zur Behandlung eines Substrats aus Silizium |
| DE4331798B4 (de) | 1993-09-18 | 2004-08-26 | Robert Bosch Gmbh | Verfahren zur Herstellung von mikromechanischen Bauelementen |
| JP3399660B2 (ja) | 1994-10-06 | 2003-04-21 | 株式会社東海理化電機製作所 | 表面型の加速度センサの製造方法 |
| US6107213A (en) * | 1996-02-01 | 2000-08-22 | Sony Corporation | Method for making thin film semiconductor |
| JP3478894B2 (ja) * | 1995-02-20 | 2003-12-15 | 株式会社東海理化電機製作所 | 表面型の加速度センサ |
| JPH08236784A (ja) * | 1995-02-23 | 1996-09-13 | Tokai Rika Co Ltd | 加速度センサ及びその製造方法 |
| US5736430A (en) * | 1995-06-07 | 1998-04-07 | Ssi Technologies, Inc. | Transducer having a silicon diaphragm and method for forming same |
-
1997
- 1997-06-06 JP JP9149511A patent/JPH10340885A/ja active Pending
-
1998
- 1998-06-05 EP EP98923150A patent/EP0987743A4/en not_active Withdrawn
- 1998-06-05 US US09/341,323 patent/US6362079B1/en not_active Expired - Fee Related
- 1998-06-05 WO PCT/JP1998/002507 patent/WO1998056036A1/ja not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007222990A (ja) * | 2006-02-23 | 2007-09-06 | Matsushita Electric Works Ltd | 梁部を備えた構造体の製造方法およびｍｅｍｓデバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| US6362079B1 (en) | 2002-03-26 |
| EP0987743A4 (en) | 2000-07-19 |
| EP0987743A1 (en) | 2000-03-22 |
| WO1998056036A1 (en) | 1998-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0496227A (ja) | エッチング方法 | |
| JPS6130038A (ja) | エツチングの方法 | |
| JPH1154478A (ja) | シリコン基板における陽極化成方法及び表面型の加速度センサの製造方法 | |
| JPH10340885A (ja) | シリコン基板における陽極化成方法 | |
| JP2976929B2 (ja) | 半導体装置の製造方法 | |
| JPH07326715A (ja) | シリコンコンデンサの製造方法 | |
| EP0254071A2 (en) | Amorphous thin film transistor device | |
| JP3231528B2 (ja) | 電界放出型冷陰極およびその製造方法 | |
| JPH11103074A (ja) | シリコン基板の陽極化成方法及びそれを利用した加速度センサの製造方法 | |
| Navarro et al. | Electrochemical etching of porous silicon sacrificial layers for micromachining applications | |
| JP2879733B2 (ja) | シリコン微細機械素子の製造方法 | |
| JP3503882B2 (ja) | サーモパイルの製造方法 | |
| JP3109703B2 (ja) | メンブレン構造体及びその製造方法及びそれを用いたマイクロデバイス | |
| JPH1154477A (ja) | シリコン基板における陽極化成方法 | |
| JPH1197654A (ja) | 半導体基板の製造方法 | |
| JP3442549B2 (ja) | シリコン基板の陽極化成方法、シリコン基板の空洞化方法 | |
| JPH11103073A (ja) | シリコン基板の陽極化成方法及びそれを利用した加速度センサの製造方法 | |
| CN117119368A (zh) | 器件加工方法、mems器件及其加工方法 | |
| JPS6130039A (ja) | エツチングの方法 | |
| JPS5826660B2 (ja) | タコウシツシリコンノセイゾウホウホウ | |
| JPH0350733A (ja) | 半導体装置の製造方法 | |
| JPH0258827A (ja) | 半導体装置の製造方法 | |
| JP3361553B2 (ja) | 半導体装置の製造方法 | |
| JP3104335B2 (ja) | 半導体装置の製造方法 | |
| JPS6050069B2 (ja) | トランジスタ作成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070522 |