JPH022449A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は共通バス結合方式による計算機複合システムに
おける情報処理装置に関するものである。

〔従来の技術〕

近年計算機を複数台結合しコストパフォーマンスのすぐ
れた計算機システムを開発する研究が各所で行なわれ、
その成果が大いに期待されている。計算機複合システム
においては計算機間の結合形態、タスクのスケ−ジュー
リングの問題もさる事ながらメモリ、入出力機器、ファ
イル等をいかに有効に使用するかという課題も又重要な
ポイントである。共通バスによる計算機複合システムの
メリットは付属するハードウェアコストが比教的少く、
又システムの拡張性に富んでいる事が挙げられよう、特
に複合プロセッサシステムにおける共有メモリ方式は、
プロセッサ間の同期問題、排他問題、データの共有シス
テム全体の処理能力、信頼性を向上させるためにきわめ
て有効である。

ここで問題となるのは複数のプロセッサから同時に１コ
の共有メモリを使用する場合、つまりプロセッサのタス
クが他のプロセッサのタスクと競合して１コの共有メモ
リをアクセスする場合である。この場合タスクによって
は連続して実行されなければならない性格を持ちかつタ
スクが実行されている間他のタスクによって資源が奪わ
れる事を禁止するつまりテストアンドセット機能が必要
となる。

〔発明が解決しようとする課題〕

従来のこの種の方法としては共通バス上に複数のプロセ
ッサの共通のテーブルを用意して各々のプロセッサのソ
フトウェアあるいはシステム全体を管理するオペレーテ
ィングシステムで資源を管理する方法が一般的であった
。つまり、プロセ・ｙすが共有メモリを１時期独占して
使用する場合（テストアンドセット動作）プロセッサの
入出力命令、ある、′いは、プロセッサの入出力命令を
うけてオペレーティングシステムでその資源に対応する
テーブルのアドレスに前記プロセッサの固有のフラグを
立て、前記プロセッサがテストアンドセット動作を終了
するとテーブル主の前記プロセッサの固有のフラグを倒
し、前記フラグが立っている間他のプロセッサに前記資
源を使用する事を禁止する方法である。

この方法によればプロセッサ各々のソフトウェアあるい
はオペレーティングシステムに負担がかかりシステム全
体のスループットが低下する欠点を有すると同時に又一
方、資源の使用を監視するテーブルとそのテーブルを、
制御する制御部が必要となりハードウェアコストが増大
するというきわめて不合理な欠点を有していた。

〔課題を解決するための手段〕

本発明は上記種々の欠点に鑑みなされたもので共通バス
結合方式による計算機複合システムの有効性を充分生か
し、従来のソフトウェアがそのまま使用できかつオペレ
ーティングシステムに全く負担をかけない比較的簡素な
ハードウェアで実現出来る情報処理装置を提供するもの
である。

〔実施例〕

以下図面により本発明のテストアンドセット装置の詳細
を′説明する。

第１図は本テストアンドセット装置の構成を示す。

複数台のプロセッサ（ｐｔ〜ｐａ）と共用メモリ（Ｒｍ
）とトラップ装置３０はバス制御部４０が付加された共
通バス５０に各各並列に接続される。又、トラップ装置
３０とバス制御部４．０とはバス保持ライン６０で結合
されている０、プロセッサの資源を使用するタイミング
は非同期式に行なわれるもので、プロヤ、ツサはプロセ
ッサからのぴス使用要求隼号をバス制御部４０に転送し
バス制御部４０からバネ使用許可信号をうけて共通バス
５０に各プロセッサの入出力タイミングで各種信号を出
力するものである。

この様にバス制御部４０はプロセッサに各プロセッサの
１人出力命令毎に共通バス５０の使用権を与えてやると
同時に後述するトラップ装置３０からのバス保持信号に
より共通バス５０の使用を継続して行わせる機能を有す
る。

第２図はトラップ装置３０の構成を示す。

トラップ装置３０は共通バス５０上に流れる共用メモリ
め中のある特定領域に対する入出力命令をトラ・ツブし
トラップ装置３０内の記憶回路３２をセラ本しバス保持
ライン６０を介しバス制御部４０にバス保持信号を送る
ものである。又、トラップ装置！３０は共通バス５０上
に流れている共有メモリめ中のある特定領域外に対する
入出力命令をトラップし記−憶回路′３２をリセットし
バス制御部４０に送られている葆□持信号を停止させる
トラップ−Ｍ２Ｏ内の命令解釈回路３１は共通バス５０
上に流れている共用メモリの特定アドレス領域内へのア
クセス命令いわゆるテストアンドセッ□ト要求命令と、
共用メモリの特定アドレス・領域外へのアクセス命令い
わゆるテストアンドセット解除命令とを検出するデコー
ダである。

記憶回路３２はＲ−Ｓフリップフロップ回路等で構成し
命令解釈回路３１でデコードされたテストアンドセット
要求命令でセットされ同じく命令解釈回路３１でデコー
ドされたテストアンドセット解除命令でリセットされる
。

次に第１図、第２図を参照しながら本発明による情報処
理装置の動作を説明する。

説明を簡単にするため２台のプロセッサＰ　１　ｒＰ２
が競合して共用メモリＲｍを使用する場合を例にとって
説明する。プロセッサＰ１の共用メモリの特定領域への
入力命令、出力命令をそれぞれＩＮＩ、０ＵＴＩ、又プ
ロセッサＰ２の共有メモリの特定領域外への入力命令、
出力命令をそれぞれＩＮ２，０ＵＴ２とする。つまり、
Ｉ　Ｎ２゜０ＵＴＩはテストアンドセット要求命令であ
り、ＩＮ２，０ＵＴ２はテストアンドセット解除命令で
ある。従って、トラップ装置３０内の命令解釈回路３１
ではＩＮ命令ＯＵＴ命令が各々所定の命令にデコードさ
れる様にしておかなければならない。

今プロセッサＰ、からプロセッサＰ２より早くＩＮＩ命
令が実行されたとしよう。プロセッサＰ□のＩＮＩ命令
は、バス制御部４０にバス使用要求信号を送りバス制御
部４０からバス使用許可信号を受信して共通バス５０に
ＩＮＩ命令を流し共有メモリＲｍはＩＮＩ命令を受信し
て所定の処理を実行する。一方トラップ装置３０は共通
バス５０上に流れているＩＮＩ命令をトラップし、トラ
ップ装置３０内に複数のプロセッサの共用メモリ上にお
ける特定領域を識別、解釈する機能を持たせる様にすれ
ばよい。

この様にあらかじめプロセッサの共有メモリに対し特定
領域を設定するだけで資源が他のプロセッサに奪われる
事なく一定の処理が連続して行なえる。特に計算機複合
システムにおいては資源の保護に注意を払わなければな
らないがこの手段は、本、テストアンドセット方式を用
いる事により比較的簡単なハードウェアで実現できる。

又、トラップ装置３０内の命令解釈回路３１へテストア
ンドセット命令として登録される命令が多い場合はメモ
リを付加したり、その一連の処理を行なわせる専用のプ
ロセッサを付加する事も考えられる。さらに、共通バス
５０上に誤まったデータ、命令が流れた場合すべてのプ
ロセッサに共通バス５０の使用を禁止する手段も容易に
付加できる。

〔発明の効果〕

以上説明した本テストアンドセット装置は共通バス接続
方式の有効性を充分生かした情報処理装置であり、実用
に供してきわめて有効である。

置、３１・・・命令解釈回路、３２・・・記憶回路。

Claims (1)

【特許請求の範囲】
1. 複数台のプロセッサと該プロセッサからアクセスできる
   共用メモリとを各々並列に共通バスに接続し、該共通バ
   スには前記プロセッサに前記プロセッサの前記共用メモ
   リのアドレスを空間へのメモリアクセスごとに前記共通
   バスの使用権を与えるバス制御部が付加される情報処理
   装置において、前記共通バス上の前記プロセッサのメモ
   リアクセス中の前記共通メモリの特定領域へのメモリア
   クセスをトラップし、前記バス制御部に伝達し、前記プ
   ロセッサに前記共通バスの使用権を与え、以降前記プロ
   セッサの前記共用メモリの特定領域への連続したアクセ
   スに対し前記共通バスの使用権を連続して与え、前記プ
   ロセッサの前記共用メモリの特定領域外へのアクセスを
   トラップし、前記バス制御部により前記プロセッサへの
   前記共通バスの連続した使用権を解除することを特徴と
   する情報処理装置。