JPS63201760A - テストアンドセツト方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は共通バス結合方式による計算機複合システムに
おけるテストアンドセット方式に関するものである。

〔従来の技術〕

近年計算機を複数台結合しコストパフォーマンスのすぐ
れた計算機システムを開発する研究が各所で行なわれ、
その成果が大いに期待されている。

計算機複合／ステムにおいては計算機間の結合形態、タ
スクのスケ−ジューリングの問題もさる事ながらメモリ
、入出力機器、ファイル等をいかに有効に使用するかと
いう課題も又重要なポイントである。共通バスによる計
算機複合システムのメリットは付属するハードウェアコ
ストが比較的少く、又システムの拡張性に富んでいる事
が挙げられよう。特に複合プロセッサシステムにおける
共有メモリ方式は、プロセッサ間の同期問題、排他問題
、データの共有　システム全体の処理能力、信頼性を向
上させるためにきわめて有効である。

ここで問題となるのは複数のプロセッサから同時に１コ
の共有メモリを使用する場合、つまりプロセッサのタス
クが他のプロセッサのタスクと競合してｌコの共有メモ
リをアクセスする場合である。この場合タスクによって
は連続して実行されなければならない性格を持ちかつタ
スクが実行されている開梱のタスクによって資源が奪わ
れる事を禁止するつまりテストアンドセット機能が必要
となる。

〔本発明が解決しようとする問題点〕

従来この種の方法としては共通バス上に複数のプロセッ
サの共通のテーブルを用意して各々のプロセッサのソフ
トウェアあるいはシステム全体を管理するオペレーティ
ングシステムで資源を管理する方法が一般的であった。

つまり、プロセッサが共有メモリを１時期独占して使用
する場合（テストアンドセット動作）プロセッサの入出
力命令、あるいは、プロセッサの入出力命令をうけてオ
ペ二、 ′Ｔ）３− レーティングシステムでその資源に対応するテーブルの
アドレスに前記プロセッサの固有のフラグを立て、前記
プロセッサがテストアンドセット動作を終了するとテー
ブル上の前記プロセッサの固有のフラグを倒し、前記フ
ラグが立っている開梱のプロセッサに前記資源を使用す
る事を禁止する方法である。この方法によればプロセッ
サ各々のソフトウェアあるいけオペレーティングシステ
ムに負担がかかりシステム全体のスループットが低下す
る欠点を有すると同時に又一方、資源の使用を監視する
テーブルとそのテーブルを、制御する制御部が必要とな
りハードウェアコストが増大するというきわめて不合理
な欠点を有していた。

〔問題を解決するための手段〕

本発明は上記種々の欠点に鑑みなされたもので共通バス
結合方式による計算機複合システムの有効性を充分生か
し、従来のソフトウェアがそのまま使用できかつオペレ
ーティングシステムに全く負担をかけない比較的簡素な
ハードウェアで実現出来るテストアンドセット装置を提
供するものである。

〔実施例〕

以下図面により本発明のテストアンドセット装置の詳細
を説明する。第１図は本テストアンドセット装置の構成
を示す。複数台のプロセッサ（ｐ１〜ｐｎ）と共有メモ
リ（Ｒｍ）　とトラップ装置３０はバス制御部４０が付
加された共通バス５０に各各並列に接続される。又、ト
ラップ装置３０とバス制御部４０とはバス保持ライン６
０で結合されている。プロセッサの資源を使用するタイ
ミングは非同期式に行なわれるもので、プロセッサはプ
ロセッサからのバス使用要求信号をバス制御部４０に転
送しバス制御部４０からバス使用許可信号をうけて共通
バス５０に各プロセッサの入出力タイミングで各種信号
を出力するものである。この様にバス制御“部４０はプ
ロセッサに各プロセッサの１人出力命令毎に共通バス５
０の使用権を与えてやると同時に後述するトラップ装置
３０からのバス保持信号により共通バス５０の使用を継
続して行わせる機能を有する。

＝５− 第２図はトラップ装置３０の構成を示す。

トラップ装置３０は共通バス５０上に流れる共有メモリ
の入出力命令をトラップしトラップ装置３０内の記憶回
路３２をセットしバス保持ライン６０を介しバス制御部
４０にバス保持信号を送るものである。又、トラップ装
置３０は共通ノくス５０上に流れている２回目の共有メ
モリへの入出力命令をトラップし記憶回路３２をリセッ
トしバス制御部４０に送られている保持信号を停止させ
るトラップ装置３０内の命令解釈回路３１は共通バス５
０上に流れている入出力命令の中でテストアンドセット
要求命令、およびテストアンドセット解除命令を検出す
るデコーダである。

記憶回路３２はＲ−８フリップフロップ回路等で構成し
命令解釈回路３１でデコードされたテストアンドセット
要求命令でセットされ同じく命令解釈回路３１でデコー
ドされたテストアンドセット解除命令でリセットされる
。

次に第１図、第２図を参照しながら本発明によるテスト
アンドセット装置の動作を説明する。説パ明を簡単にす
るため２台のプロセッサＰｌ、Ｐ２が競合して共有メモ
リＲｍを使用する場合を例にとって説明する。プロセッ
サＰＩの共有メモリへの入出力命令をＩＮＩ　、０ＵＴ
Ｉ　、又プロセッサＰ２の共有メモリへの入出力命令Ｉ
Ｎ２．０ＵＴ２として各々のＩＮ　、ＯＵＴ命令は連続
して使用されなければならないものとする。つまりＩＮ
命令はテストアンドセット要求命令であり、ＯＵＴ命令
はテストアンドセット解除命である。従って、トラップ
装置３０内の命令解釈回路３１ではＩＮ命令ＯＵＴ命令
が各々所定の命令にデコードされる様にしておかなけれ
ばならない。今プロセッサＰｌからプロセッサＰ２　よ
り早（ＩＮ１命令が実行されたとしよう。プロセッサＰ
１のＩＮＩ命令は、バス制御部４０にバス使用要求信号
全送りバス制御部４０からバス使用許可信号を受信して
共通バス５０にＩＮ１命令を流し共有メモリＲｍはＩＮ
Ｉ命令を受信して所定の処理を実行する。一方トラップ
装置３０は共通バス５０上に流れているＩＮＩ命令をト
ラップし、トラップ装置３０内の記憶回路３２をセット
し、バス保持ライン６０を介してバス制御部４０にバス
保持信号を送る。

従ってプロセッサＰ１はプロセッサＰ１のＩＮＩ命令が
終了しても継続して共通バス５０の使用権を保持してい
る事になりつづいてプロセッサＰ１の０ＵＴ１命令が実
行される。

トラップ装置３０は共通バス５０上に流れているプロセ
ッサＰ１の０ＵＴｌ命令をトラップしトラップ装置３０
内の記憶回路３２をリセットする。

記憶回路３２がリセットされるとバス制御部４０に送ら
れていたバス保持信号が停止されプロセッサｐｌの０Ｕ
ＴＩ命令が終了すると同時にプロセッサＰ１が保持して
いよ共通バス５０の使用権が解除される。従ってプロセ
ッサＰ１のテストアンドセット処理中はプロセッサＰ２
の処理は実行されない。

以上の説明では１つの資源、１つのテストアンドセット
命令のみであったが、複数の資源、複数のテストアンド
セット命令でも全く同様である。

つまりトラップ装置３０内の命令解釈回路３１に複数の
プロセッサの、かつ複数のテストアンドセット要求命令
及びテストアンドセット解除命令を解釈する機能を持た
せる様にすればよい。

この様にあらかじめプロセッサの共有メモリへの入出力
命令の中でテストアンドセット要求命令およびテストア
ンドセット解除命令を設定するだけで資源が他のプロセ
ッサに奪われる事なく一定の処理が連続して行なえる。

特に計算機複合システムにおいては資源の保論に注意を
払わなければならないがこの手段は、本、テストアンド
セット方式を用いる事により比較的簡単なハードウェア
で実現できる。

又、トラップ装置３０内の命令解釈回路３１ヘテストア
ンドセツト命令として登録される命令が多い場合はメモ
リを付加したり、その一連の処理を行なわせる専用のプ
ロセッサを付加する事も考えられる。さらに、共通バス
５０上に誤まったデータ、命令が流れた場合すべてのプ
ロセッサに共通バス５０の使用を禁止する手段も容易に
付加できる。

−１ｅ− 〔発明の効果〕 以上説明した様に本テストアンドセット装置は共通バス
結合方式の有効性を充分生かしたテストアンドセット方
式であり、実用に供してきわめて有効である。

【図面の簡単な説明】

第１図は本発明によるテストアンドセット装置の一実施
例を示す構成図、第２図は本発明の一部を構成するトラ
ップ装置の構成図である。

Claims (1)

【特許請求の範囲】
1. 複数台のプロセッサと該プロセッサからアクセスできる
   共有メモリとを各々並列に共通バスに接続し、前記共通
   バスには前記プロセッサに前記プロセッサの前記共有メ
   モリのアドレス空間へのメモリアクセスの毎に前記共有
   バスの使用権を与えるバス制御部が付加される計算機複
   合システムにおいて、前記共通バス上の前記プロセッサ
   のメモリアクセスの中の前記共通メモリへのメモリアク
   セスをトラップし前記バス制御部に伝達し、前記プロセ
   ッサに前記共通バスの使用権を継続して与え、前記プロ
   セッサの第２回目の前記共通メモリへのアクセス命令を
   トラップし、前記バス制御部に伝達し、前記プロセッサ
   に前記共通バスの使用を停止させるトラップ装置を接続
   したことを特徴とするテストアンドセット装置。