JPH02246093A - 半導体回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 本発明は特に演算回路に使用される半導体回路に関し、 演算回路における出力信号の反転時間を短縮することを
目的とし 相補出力回路の各々の相補出力端子と電源端子との間に
同一タイプの電界効果トランジスタをそれぞれ接続せし
め、かつ該トランジスタの各々のゲートは互に他方の出
力端子と接続され、相補信号の振幅が制限されるように
構成する。・〔産業上の利用分野〕 本発明は特に演算回路に使用される半導体回路に関する
ものである。

〔従来の技術〕

近々、ＬＳＩを主体とする回路特にメモリー等の大型演
算回路においては演算速度の高速化に対する要求が一層
強（なってきている。処で従来例えばスタティックＲＡ
Ｍ等のメモリー回路に使用されているセンスアンプはメ
モリー内の微小電圧信号を後段の例えばＣ−ＭＯ５回路
を作動するに必要な電位差をもつように増幅しているも
のでありセンスアンプでの出力データーの反転をアドレ
ストランジションディテクター（ＡＴ口）回路から発生
されるクロックによって行ってきている。然しなからク
ロックを使用して出力データーを反転させる場合には通
常４〜５ｎｓのクロックが使用されるが該クロックが入
力されている間はアクセスされず、クロックが抜けた後
反転動作が行われることからクロックの幅が問題となる
。そこで演算回路の高速化が進みアドレスアクセスが１
５ｎｓ以下を目標とするデバイスにおいては、従来のよ
うなＡＴＤ回路から発生される上記のようなりロックを
用いたのではクロックの幅が大すぎたり、クロックの発
生速度が遅いため高速化には限界があった。又この目的
のためクロックの幅を狭くすることが考えられるが、電
源マージン或は温度マージンを考慮すると該クロックの
幅をある一定値以下にすることは困難であった。

そのためクロックを用いずにセンスアンプにおける出力
データーの反転を高速に行うことの出来る技術の開発が
要求されていた。

〔発明が解決しようとする課題〕 本発明の目的は上記従来の欠点を改良し、クロックを用
いずにセンスアンプの出力データーの反転時間を短縮す
ることが出来る演算回路を提供しようとするものである
。

〔課題を解決するための手段〕

本発明は上記目的を達成するため次のような構成を有す
るものである。即ち相補出力回路の各々の相補出力端子
と電源端子との間に同一タイプの電界効果トランジスタ
をそれぞれ接続せしめ、かつ該トランジスタの各々のゲ
ートは互に他方の該出力端子と接続され、相補信号の振
幅が制限されている半導体回路である。

即ち本発明においては、メモリーに記憶されているデー
ターを読み出すのに使用されセンスアンプのような相補
的なデーター出力を行う回路の再出力端子に同一チャネ
ル型の電界効果トランジスタ例えばＭＯＳＦＥＴとした
時にはＰチャネルＭＯ５ＦＥＴ、或はＮチャネルＭＯＳ
ＦＥＴのいずれか一方を接続しかつそのゲートを互にた
すきかけ状にして当該トランジスタが接続している出力
端子とは異る他の出力端に接続したものである。

本発明においては相補出力端子の各々には各トランジス
タのゲートを除く電極の一方が接続され、又各トランジ
スタのゲートを除く他方の電極を電源に接続されるもの
である。この場合電界効果トランジスタがＰチャネルの
ものであれば電源は低電位側となりＮチャネルであれば
逆となる。

本発明において、該回路の出力は、該各相補出力端子部
と該トランジスタとの接続ノード部Ａ。

Ｂから取り出すことにより、各相補出力の反転を認識す
ることが出来る。本発明ではこのように回路を組むこと
により相補出力ｓｏ、ｓｏの相互の電位差を従来のもの
より減少させることが可能となる。

〔作　用〕

本発明においては、上記のような構成を採用したことに
よりクロックパルスを使用しなくても。

該相補出力回路の相補出力端子間の出力レベルの差を縮
小される事によりデータの反転を短縮される事が出来る
。

従って従来の方式に比べて出力の反転を認識しうる時間
が早められ、 よって出力の反転に要する時間を短縮することが可能と
なる。

〔実施例〕

以下に本発明に係る半導体回路の具体例を図面を参照し
ながら説明する。

第１図は本発明に係る半導体回路の１実施例を示すもの
であり相補出力回路の１例としてメモリーの読み出し回
路に適用したセンスアンプ１を示している。

該センスアンプ１はその入力ＩＮ及びＩＮに、バイポー
ラＣ−ＭＯＳ等から構成される差動アンプ（図示せず）
を介してメモリーに記憶されている相補的な微小電圧が
それぞれ入力される。

該センスアンプはこれをＣＭＯＳレベルまで増幅する機
能を有するものである。かかるセンスアンプ１において
、その相補出力端子６及び７のそれぞれに電界効果トラ
ンジスタ２、及び３のドレイン又はソースの一方を接続
し、該トランジスタ２゜３のソース又はドレインを電源
端子４、及び５と接続する。

本発明における該トランジスタ２．３は同一タイプの電
界効果トランジスタ（ＰＨ１）であることが必要である
。

つまり該電界効果トランジスタ（ＦＥＴ）がＭＯ３型Ｆ
ＥＴである場合には、そのいづれもがＰチャネルＭＯ３
）ランジスタかＮチャネルＭＯ３）ランジスタである。

又該トランジスタ２．３のゲート８、及び９は、当該ト
ランジスタが接続している相補出力端子とは異る他の相
補出力端子に接続されている。。

即ちトランジスタ２のゲート８は相補出力端子７に又、
トランジスタ３のゲート９は他の相補出力端子６にそれ
ぞれ接続されるように構成する。

つまりゲートの接続は互にたすき掛は状とするものであ
る。又、本発明において使用される電界効果トランジス
タの能力としては、それが導通状態にある時に、センス
アンプの相補出力端子から供給される電流の一部を吸収
しうる程度に設定されていることが好ましい。

第１図においてはＰチャネル型ＭＯ３）ランジスタを用
いて構成した回路の一具体例が・示されている。

又、Ｎチャネル型ＭＯ３）ランジスタを用いて構成した
他の回路が第４図に示されている。

尚本発明において、該センスアンプの出力は、該相補出
力端子とトランジスタとの接続ノード部Ａ及びＢ（つま
り他のトランジスタのゲートとの接続部でもある）から
取り出すことが出来る。

次に本実施例の半導体回路の作動について説明する。

第２図（ａ）は本発明に係る電圧振幅縮少回路を使用し
ない従来の方式における相補出力端子の電圧変化を示す
図であり、第２図（ｂ）は本発明における同様の電圧変
化を示したものである。

まず第１図において相補出力端子６がＨで同出力端子７
がＬであるとすると、？１０ＳＦｔ！Ｔ　２はＰチャネ
ル型であるからゲートがしてあるため導通しセンスアン
プ１の端子６から供給される電流を引張り込む、しかし
ながら上述したようにＭＯＳＦＥＴ　２における導通量
は端子６から供給される電流のごく一部となるように設
定されているためノードＡにおいてはＬとはならず第２
図（ａ）のレベルから第２図（ｂ）に示すように電圧レ
ベルがＹだけ減少はするがＨレベルを維持したままとな
る。

従ってＭＯＳＦＥＴ　３は非導通の状態を続けるためノ
ードＢにおいては、Ｌの状態が継続される。そのため該
相補出力端子６．７の出力ｓｏ、ｓｏは第２図（ｂ）の
左側の状態を示している。っまり相補出力端子６，７の
電圧は従来のもの（第２図（ａ））に比べて出力振幅は
縮少しうるのであり本実施例では従来の方法よりｓｏの
出力電圧をｌｖ程度低くすることが可能となった。

その後メモリーの読み出しが変り入力ＩＮ。

Ｔｘの入力電圧が変化したとすると相補出力端子６の電
圧が下降し始め反対に相補出力端子７の電圧が上昇する
が上記回路の作動により同出力端子の出力波形は第２図
（ｂ）のようになり、最終的に該出力端子電圧が反転し
た時でも丁百の電圧は同図に示すように従来の電圧より
低く出来る。っまりＶＣＣよりも１■低い電圧に維持す
ることが出来る。

本実施例においては出力端子電圧の振幅が狭くなるよう
に構成されているため出力の反転をＸだけ早く検出する
ことが可能となる。そこで本実施例において出力電圧の
ＨからＬに変化する処をあるしきい値電圧で把握して反
転を検出するように設計しておけば第２図（ｂ）におけ
るデーター反転の時間は早められるため回路の演算速度
はそれだけ高速にしうる。

本発明に使用されるセンスアンプの回路の例を第５図に
示しておく。

同図に於いて、φはクロックでＨの時には該センスアン
プはリセットされ、Ｌの時には、該センスアンプは動作
状態となる。

尚本実施例とは別にＭＯＳＦＥＴとしてＮチャネル型の
ものを使用することが出来るがこの場合にはＮチャネル
ＭＯＳＦＩ！Ｔ　トランジスタのドレイン側を高電位側
電源端子に接続する必要があり、又出力５Ｏ１Ｕの波形
は第２図（ｂ）とは逆にＶＳＳ側がかさ上げされること
になるため反転の検出は出力レベルがＬからＨとなる処
で把握するよう設計することが必要となる。

ＳＯ，’ｆｆの出力変化は例えば第３図に示すような一
般的なりｏｕｔバッファー回路１０を用いてその出力の
変化を出力（Ｄｏｕ　ｔ）として取り出すように構成し
てもよい。この場合のＤｏｕ　ｔバッファーの論理はＳ
ｏ、ＳＯの双方がＨの時にはＭＯＳ　）ランジスタＣ１
又はＤのゲートはＨとならずＤｏｕ　ｔはＨｉ−Ｚとな
り、出力は出ない。

ｓｏ、ｓｏのいづれか一方がＬとなったのを検知してＤ
ｏｕ　ｔからＨ又はＬの信号が出力されるような論理構
成とすることが出来る。

本発明に係る半導体はセンスアンプの出力側に適用する
例として説明して来たが本発明機能が発揮しうる範囲内
であればいかなる分野にでも適用しうることは明らかで
ある。

〔効　果〕

本発明は上記のような構成と作用を有するものであるた
め、クロックを使用せずしかも相補出力電圧の振幅を小
さくなるように押えであるので比較的スピードロスの大
きいセンスアンプにおけるデーター反転時間を短縮する
ことが出来る他、クロックを使用しないため回路が簡略
化されしかも消費電流を現象させることも出来る。

【図面の簡単な説明】

第１図は本発明における半導体回路の１実施例を示す図
である。 第２図（ａ）は従来におけるセンスアンプの出力波形を
示す図であり第２図（ｂ）は本発明におけるセンスアン
プの出力波形を示す図である。 第３図はセンスアンプの出力により駆動されるバッファ
ー回路の例を示す図である。 第４図は本発明における半導体回路の他の実施例を示す
図である。 第５図は本発明で使用されるセンスアンプの回路例を示
す図である。 本発明における半導体回路の１実施例を示す図１・・・
センスアンプ、 ２．３・・・電界効果トランジスタ、 ４．５・・・電源端子、　　６，７・・・相補出力端子
、８．９・・・ゲート ｌＯ・・・ＤｏｕＬバッファー −一←

Claims (1)

1. 【特許請求の範囲】 １、相補出力回路の各相補出力端子と電源端子との間に
   同一タイプの電界効果トランジスタをそれぞれ接続する
   とともに該トランジスタの各々のゲートは互に他方の該
   出力端子と接続され、相補信号の振幅が制限されている
   ことを特徴とする半導体回路。 ２、該トランジスタはＰチャネル型電界効果トランジス
   タでありかつ電源端子は低電位側電源端子であることを
   特徴とする請求項１記載の半導体回路。 ３、該トランジスタはＮチャネル型電界効果トランジス
   タでありかつ電源端子は高電位側電源端子であることを
   特徴とする請求項１記載の半導体回路。