JPH02250527A - Ａｄコンバータ - Google Patents
ＡｄコンバータInfo
- Publication number
- JPH02250527A JPH02250527A JP7253789A JP7253789A JPH02250527A JP H02250527 A JPH02250527 A JP H02250527A JP 7253789 A JP7253789 A JP 7253789A JP 7253789 A JP7253789 A JP 7253789A JP H02250527 A JPH02250527 A JP H02250527A
- Authority
- JP
- Japan
- Prior art keywords
- accuracy
- comparator
- input
- self
- diagnosis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 9
- 238000004092 self-diagnosis Methods 0.000 abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 5
- 230000007257 malfunction Effects 0.000 abstract description 5
- 230000002159 abnormal effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
本発明はＡＤコンバータｌこ係り、特に比較型ＡＤコン
バータに関する。 〔従来の技術〕 従来のＡＤコンバータ（以下、単にＡＤと称す）では、
諸事情による精度の悪化を検知するのが困難であつた。 この精度の悪化を知るには、ＡＤに予めそれと対応する
デジタル値のわかっているアナログ電圧を入力し、ＡＤ
を作動させ、ＡＤのデジタル出力が前記期待値とどれく
らい違うかをみることによって精度を知るという方法が
あるが、常に精度のチエツクをすることは難しく、また
外部端子から精度の良いアナログ値を入力しなければな
らないという欠点があった。 〔発明が解決しようとする課題〕 前述したように従来のＡＤでは、精度が悪化した事を検
知する特別な機能がないので、そのままＡＤが作動して
、システム全体の誤動作を招く危険性を持っている。 本発明の目的は、前記欠点を解決し、精度を常に自動的
に診断し、要求精度がでない場合には例えはアラーム１
％’号を出したり、ＡＤ機能を停止させてしまうなど、
必要な処置をすることができ、システム誤動作すること
を防ぐようにしたＡＤコンバータを提供することにある
。 〔課題を解決するための手段〕 本発明のＡＤコンバータの構成は、アナログ−デジタル
変換精度を自己診断する機能を備え之ことを特徴とする
。 〔実施例〕 次に図面を参照しながら本発明の詳細な説明する。 第１図は本発明の一実施例の４ピツ）ＡＤコンバータの
ブロック図、第２図は第１図の一実施例の動作を説明す
る流れ図（フローチャート）である。 通常、比較型ＡＤは入力されたアナログ値を基単電源電
圧（ＶＲＥＦ）のΣ、つまりＶＲＥＦと比較し、どちら
が高いかによって次の比較電圧を決定するという動作を
ビット数分繰り返す。故にはじめの比較電圧ΣＶＲＥＦ
は用意されている。 まず第１図において、本実施例のＡＤ：Ｆンパータでは
、自己診断のない場合の動作は、入力ポート４のうち入
力ポート切り替え回路３により選ばれたボートのアナロ
グ電圧がアナログ入力信号線１２を通り、コンパレータ
２に入り、ここで、まずＬＶＲＥＦと比較され、その大
小がデジタルデ−タ〔１〕または
バータに関する。 〔従来の技術〕 従来のＡＤコンバータ（以下、単にＡＤと称す）では、
諸事情による精度の悪化を検知するのが困難であつた。 この精度の悪化を知るには、ＡＤに予めそれと対応する
デジタル値のわかっているアナログ電圧を入力し、ＡＤ
を作動させ、ＡＤのデジタル出力が前記期待値とどれく
らい違うかをみることによって精度を知るという方法が
あるが、常に精度のチエツクをすることは難しく、また
外部端子から精度の良いアナログ値を入力しなければな
らないという欠点があった。 〔発明が解決しようとする課題〕 前述したように従来のＡＤでは、精度が悪化した事を検
知する特別な機能がないので、そのままＡＤが作動して
、システム全体の誤動作を招く危険性を持っている。 本発明の目的は、前記欠点を解決し、精度を常に自動的
に診断し、要求精度がでない場合には例えはアラーム１
％’号を出したり、ＡＤ機能を停止させてしまうなど、
必要な処置をすることができ、システム誤動作すること
を防ぐようにしたＡＤコンバータを提供することにある
。 〔課題を解決するための手段〕 本発明のＡＤコンバータの構成は、アナログ−デジタル
変換精度を自己診断する機能を備え之ことを特徴とする
。 〔実施例〕 次に図面を参照しながら本発明の詳細な説明する。 第１図は本発明の一実施例の４ピツ）ＡＤコンバータの
ブロック図、第２図は第１図の一実施例の動作を説明す
る流れ図（フローチャート）である。 通常、比較型ＡＤは入力されたアナログ値を基単電源電
圧（ＶＲＥＦ）のΣ、つまりＶＲＥＦと比較し、どちら
が高いかによって次の比較電圧を決定するという動作を
ビット数分繰り返す。故にはじめの比較電圧ΣＶＲＥＦ
は用意されている。 まず第１図において、本実施例のＡＤ：Ｆンパータでは
、自己診断のない場合の動作は、入力ポート４のうち入
力ポート切り替え回路３により選ばれたボートのアナロ
グ電圧がアナログ入力信号線１２を通り、コンパレータ
２に入り、ここで、まずＬＶＲＥＦと比較され、その大
小がデジタルデ−タ〔１〕または
〔０〕となってＤＡ変
換部１３と出力ラッチのレジスタ５に送られる。ＤＡ変
換部１３はコンパレータ２からの信号に応じて、次に比
較すべき電圧をコンパレータ２に出力する。 この動作が、ビット数分、つまり４ビツトＡＤでは４回
繰り返される。ＡＤ変換結果は、出力ラッチのレジスタ
５に２ツチされ、演算器７やデジタル出力信号線１１の
バスに出力される。 次に自己診断を行う場合の動作について第２図も参照し
て説明する。 今、自己診断開始工程２０において、このＡＤのコンパ
レータ２の精度をチエツクするため、アて、入カニ程２
２で、ＴＶＲＥＦを入力する。ここで、外部からのアナ
ログ（ＡＮＡＬＯＧ） 信号入力素止工程２１におい
て、入方切り替え信号線９により、入力ポート４の外部
信号の入力は禁止しておく。 ＡＤ作動工程２３で、ＡＤ機能が正常で、コンパレータ
２の精度が良好ならば、 上ＶＲＥＦのＡＤ変換結果は
（０１１１３Ｂとなる。ここで、〔〕Ｂは二進数、〔〕
Ｄは十進数を示す。レジスタ６には前記期待値（０１１
１）Ｂをセットしておく。 今、コンパレータ２の精度が何らかの原因で悪化して、
ＴＶＲＥＦ に対するＡＤ変換結果が（０１０１３Ｂと
なり、レジスタ５にラッチされたとする。演算器７で期
待値と出力値との差を比較工程２４で計算すると、次式
となる。 （０１１１３Ｂ−（０１０１）Ｂ ＝ （００１０）Ｂ
＝ （２）Ｄ つまり、とのＡＤの！＃度は２ＬＳＢとなっている。こ
むで、ＬＳＢとはＡＤの分解能の最小単位である。 このＡＤに精度±ＩＬＳＢまでを許すとしたとき、演算
器７は絶対値で〔１〕Ｄ以下の結果が得られた時、許可
工程２５で外部からのアナｎグ信号入力を許可する信号
を出し、絶対値で〔２〕Ｄ以外の結果を得意ときＩこは
、ＡＤＳＴＯＰ信号線１０の信号を出力し、切り替え回
路３により外部からのアナログ入力を禁止してしまうよ
うにしておく。 このとき、ＡＤ変換部１やその他の回路にも、コンパレ
ータ２が正常でないことを知らせる。これを繰り返し行
ない、良好な１′ｐＩ度が得られたときに禁止を解除す
る。 また解除された後にも、システムがＡＤを必要としない
時間には、自己診断を繰り返すようにしておくと、常に
精度のチエツクをすることができる。自己診断をしない
時は、通常のＡＤ作動工程２６を経る。 従来のＡＤに対し、本実施例のＡＤは、精度を自己診断
する機能を有し、精度が悪化した場合には信号を出し、
必要な処置をすることができる。 本実施例は、変換したい電圧と、デジタル値と一対一に
対応する電圧とを比較するコンパレータヲ有するＡＤコ
ンバータで、コンパレータの基準電源の分圧を入力とし
、それと対応した既知のデジタル値を比較することｌこ
よりコンパレータの精度を診断する機能を有する。 〔発明の効果〕 以上説明したように、本発明は、精度を常に自己診断で
きるので、精度の悪化を直ちに検知し必要な処置を講じ
ることができ、それ故搭載されたシステムの誤動作を招
く危険性を排除できるという効果がある。
換部１３と出力ラッチのレジスタ５に送られる。ＤＡ変
換部１３はコンパレータ２からの信号に応じて、次に比
較すべき電圧をコンパレータ２に出力する。 この動作が、ビット数分、つまり４ビツトＡＤでは４回
繰り返される。ＡＤ変換結果は、出力ラッチのレジスタ
５に２ツチされ、演算器７やデジタル出力信号線１１の
バスに出力される。 次に自己診断を行う場合の動作について第２図も参照し
て説明する。 今、自己診断開始工程２０において、このＡＤのコンパ
レータ２の精度をチエツクするため、アて、入カニ程２
２で、ＴＶＲＥＦを入力する。ここで、外部からのアナ
ログ（ＡＮＡＬＯＧ） 信号入力素止工程２１におい
て、入方切り替え信号線９により、入力ポート４の外部
信号の入力は禁止しておく。 ＡＤ作動工程２３で、ＡＤ機能が正常で、コンパレータ
２の精度が良好ならば、 上ＶＲＥＦのＡＤ変換結果は
（０１１１３Ｂとなる。ここで、〔〕Ｂは二進数、〔〕
Ｄは十進数を示す。レジスタ６には前記期待値（０１１
１）Ｂをセットしておく。 今、コンパレータ２の精度が何らかの原因で悪化して、
ＴＶＲＥＦ に対するＡＤ変換結果が（０１０１３Ｂと
なり、レジスタ５にラッチされたとする。演算器７で期
待値と出力値との差を比較工程２４で計算すると、次式
となる。 （０１１１３Ｂ−（０１０１）Ｂ ＝ （００１０）Ｂ
＝ （２）Ｄ つまり、とのＡＤの！＃度は２ＬＳＢとなっている。こ
むで、ＬＳＢとはＡＤの分解能の最小単位である。 このＡＤに精度±ＩＬＳＢまでを許すとしたとき、演算
器７は絶対値で〔１〕Ｄ以下の結果が得られた時、許可
工程２５で外部からのアナｎグ信号入力を許可する信号
を出し、絶対値で〔２〕Ｄ以外の結果を得意ときＩこは
、ＡＤＳＴＯＰ信号線１０の信号を出力し、切り替え回
路３により外部からのアナログ入力を禁止してしまうよ
うにしておく。 このとき、ＡＤ変換部１やその他の回路にも、コンパレ
ータ２が正常でないことを知らせる。これを繰り返し行
ない、良好な１′ｐＩ度が得られたときに禁止を解除す
る。 また解除された後にも、システムがＡＤを必要としない
時間には、自己診断を繰り返すようにしておくと、常に
精度のチエツクをすることができる。自己診断をしない
時は、通常のＡＤ作動工程２６を経る。 従来のＡＤに対し、本実施例のＡＤは、精度を自己診断
する機能を有し、精度が悪化した場合には信号を出し、
必要な処置をすることができる。 本実施例は、変換したい電圧と、デジタル値と一対一に
対応する電圧とを比較するコンパレータヲ有するＡＤコ
ンバータで、コンパレータの基準電源の分圧を入力とし
、それと対応した既知のデジタル値を比較することｌこ
よりコンパレータの精度を診断する機能を有する。 〔発明の効果〕 以上説明したように、本発明は、精度を常に自己診断で
きるので、精度の悪化を直ちに検知し必要な処置を講じ
ることができ、それ故搭載されたシステムの誤動作を招
く危険性を排除できるという効果がある。
第１図は本発明の一実施例のＡＤコンバータを示す回路
ブロック図、第２図は第１図の一実施例の動作を示す流
れ図である。 １・・・・・・ＡＤ変換部、２・・・・・・コンパレー
タ、３・・・・・・入カポート切り替え回路、４・・・
・・・入力ボート、５．６・・・・・・レジスタ、７・
・・・・・演算器、８・・・・・・ΣＶＲＥＦレベル、
９・・・・・・入カボート切り替え信号線、１０・・・
・・・ＡＤＳＴＯＰ信号線、１１・・・・・・デジタル
出力信号線、１２・・・・・・アナログ入力信号線、１
３・・・・・・ＤＡ変換部。 代理人 弁理士 内 原 晋
ブロック図、第２図は第１図の一実施例の動作を示す流
れ図である。 １・・・・・・ＡＤ変換部、２・・・・・・コンパレー
タ、３・・・・・・入カポート切り替え回路、４・・・
・・・入力ボート、５．６・・・・・・レジスタ、７・
・・・・・演算器、８・・・・・・ΣＶＲＥＦレベル、
９・・・・・・入カボート切り替え信号線、１０・・・
・・・ＡＤＳＴＯＰ信号線、１１・・・・・・デジタル
出力信号線、１２・・・・・・アナログ入力信号線、１
３・・・・・・ＤＡ変換部。 代理人 弁理士 内 原 晋
Claims (1)
- アナログ−デジタル変換精度を自己診断する機能を備え
たことを特徴とするＡＤコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7253789A JPH02250527A (ja) | 1989-03-24 | 1989-03-24 | Ａｄコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7253789A JPH02250527A (ja) | 1989-03-24 | 1989-03-24 | Ａｄコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02250527A true JPH02250527A (ja) | 1990-10-08 |
Family
ID=13492203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7253789A Pending JPH02250527A (ja) | 1989-03-24 | 1989-03-24 | Ａｄコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02250527A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0523633U (ja) * | 1991-05-13 | 1993-03-26 | 金星エレクトロン株式会社 | アナログ／デイジタル変換器のテスト装置 |
-
1989
- 1989-03-24 JP JP7253789A patent/JPH02250527A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0523633U (ja) * | 1991-05-13 | 1993-03-26 | 金星エレクトロン株式会社 | アナログ／デイジタル変換器のテスト装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100533784B1 (ko) | 전자 장치의 두 개의 서로 다른 공급 전압들에 대한 전압-모니터링 장치 | |
| JPS5871726A (ja) | アナログ−デジタル変換器 | |
| US4538266A (en) | Diagnostic apparatus for digital-to-analog converters | |
| US20120036417A1 (en) | Method for detecting an error in an A/D converter by parity predictions | |
| JP2692636B2 (ja) | 状態表示回路 | |
| JP7341841B2 (ja) | Ａｄコンバータ | |
| JPH02250527A (ja) | Ａｄコンバータ | |
| US7005894B2 (en) | Adaptive voltage monitoring | |
| US5412385A (en) | Error correction testing system and method for a multistage A/D converter | |
| US5454018A (en) | Counter circuit with automatic reset | |
| US6518900B1 (en) | Circuit configuration for testing and A/D converter for applications that are critical in terms of safety | |
| JPH10117144A (ja) | Ａ／ｄコンバータ | |
| US10587279B1 (en) | Digital to analog converter device and calibration method | |
| US20040163017A1 (en) | Failure detection method of mircocomputer | |
| EP0286796A2 (en) | AD converter of the parallel comparison type with error suppression | |
| US7119529B2 (en) | Circuit arrangement with a resistor voltage divider chain | |
| JP2002290236A (ja) | アナログ／デジタル変換回路 | |
| JPH11326465A (ja) | Ａｄ・ｄａコンバータ内蔵半導体集積回路およびそのテスト方法 | |
| SU822191A1 (ru) | Устройство дл контрол КОдОВыХ пРЕОбРАзОВАТЕлЕй | |
| JPS6240738B2 (ja) | ||
| KR930004861B1 (ko) | A/d 컨버터 테스트장치 | |
| JPS60148227A (ja) | Ａ／ｄ変換器の試験方法 | |
| JPH028760A (ja) | 半導体集積回路装置 | |
| EP0152974B1 (en) | Arrangement for checking the parity bit-containing bit groups | |
| JPS63310099A (ja) | 多点入力信号変換装置 |