JPH0523633U - アナログ／デイジタル変換器のテスト装置 - Google Patents

Abstract

(57)【要約】 【目的】 一般的なアナログ／ディジタル変換器内蔵マ
イクロコンピュータのテストは、多くのテスト時間を要
するアナログとディジタルが混在するシステムとして、
アナログ／ディジタル変換器の場合マイクロコンピュー
タ全体テストの流れ中機能テスト段階でテストが不可能
な問題点があるので、このような問題点を解決すること
である。 【構成】 Ａ／Ｄテストロードレジスタにテストしよう
とするアナログ値に該当するディジタル値を記録し、Ａ
／Ｄセルフテストモードを設定させてＡ／Ｄ開始フラグ
セット時アナログ入力による比較器出力の代わりにＡ／
Ｄテストロードレジスタのデータがコントロールロジッ
ク部を通じてＡ／Ｄデータレジスタに貯蔵されて読取ら
れることにより機能テスト段階でアナログ／ディジタル
変換器のアナログパートとディジタルパートを分離させ
てテストし得るのですべての故障を検証し得るようにな
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はアナログ／ディジタル変換器内蔵型ワンチップマイクロコンピュータ （Ｏｎｅ−ｃｈｉｐ Ｍｉｃｒｏ−ｃｏｍｐｕｔｅｒ）中のアナログ／ディジタ ル（Ａ／Ｄ）変換器のテスト装置に関するもので、詳しくは機能テスト段階（Ｆ ｕｎｃｔｉｏｎ Ｔｅｓｔ Ｓｔｅｐ）時にディジタルパート（Ｐａｒｔ）をす べてテストしてアナログ／ディジタル変換器のディジタルパートのすべての故障 を検証し得るようにしたアナログ／ディジタル変換器のテスト装置に関するもの である。

【０００２】

【従来の技術】

従来、アナログ／ディジタル変換器のテスト装置は、添付した図面の図２に示 すように、マイクロコンピュータの内部データバス９を通じて入力されるアナロ グ入力選択データを貯蔵するアナログ入力選択レジスタ１と、該アナログ入力選 択レジスタ１の出力データに基づいてアナログ入力端子（ＡＩＮ１−ＡＩＮ４） を選択するマルチプレクサ２と、該マルチプレクサ２から選択されたアナログ入 力信号を基準電圧（Ｖｒｅｆ）と比較する比較器６と、前記マイクロコンピュー タから内部データバス９を通じて入力されるＡ／Ｄ変換周期テストデータを貯蔵 するＡ／Ｄ変換周期レジスタ３と、該Ａ／Ｄ変換周期レジスタ３に貯蔵されたＡ ／Ｄ変換周期テストデータに基づいて前記比較器６のイネーブルを制御するため のＡ／Ｄ変換周期信号および前記基準電圧（Ｖｒｅｆ）を発生させるためのＡ／ Ｄ変換基準データを出力するとともに前記比較器６の出力電圧をディジタルデー タに変換させて結果データに出力するコントロールロジック部４と、１ビットの 変換が終わったときごとに前記コントロールロジック部４から出力されたＡ／Ｄ 変換基準データをアナログ電圧に変換させて前記比較器６に基準電圧（Ｖｒｅｆ ）として出力するＤ／Ａ変換器７と、前記コントロールロジック部４より順次に 出力される８ビットのディジタルデータを貯蔵するＡ／Ｄ変換結果レジスタ５と 、前記コントロールロジック部４から８ビットのＡ／Ｄ変換データが出力される とインタラプト信号を発生するインタラプト発生部８とから構成されている。

【０００３】 このように構成された従来のアナログ／ディジタル変換器のテスト装置は、図 ２に示すように、マイクロコンピュータの内部データバス９より入力されるアナ ログ入力選択データがアナログ入力選択レジスタ１に順次に貯蔵され、該アナロ グ入力レジスタ１に貯蔵されたアナログ入力選択データに基づいてマルチプレク サ２がアナログ入力端子（ＡＩＮ１−ＡＩＮ４）を選択し、選択されたアナログ 入力端子を通じて入力されたアナログ入力信号は比較器６で基準電圧（Ｖｒｅｆ ）と比較されてコントロールロジック部４に入力される。

【０００４】 このとき、前記マイクロコンピュータから内部データバス９を通じて入力され るＡ／Ｄ変換周期テストデータがＡ／Ｄ変換周期選択レジスタ３に貯蔵され、該 Ａ／Ｄ変換周期レジスタ３に貯蔵されたＡ／Ｄ変換周期テストデータに基づいて コントロールロジック部４から前記比較器６のイネーブル制御のためのＡ／Ｄ変 換周期および前記基準電圧（Ｖｒｅｆ）発生のためのＡ／Ｄ変換基準データが出 力されるので、１ビットの変換が終わったときごとに前記コントロールロジック 部４から出力されたＡ／Ｄ変換基準データがＤ／Ａ変換器７を通じてアナログ電 圧に変換されて前記比較器６に基準電圧（Ｖｒｅｆ）として入力される。

【０００５】 したがって、マルチプレクサ２により選択されたアナログ入力信号と基準電圧 （Ｖｒｅｆ）が比較器６で比較されて二進信号としてコントロールロジック部４ に入力され、該コントロールロジック部４を通じてディジタルデータに変換され た後、順次にＡ／Ｄ結果レジスタ５に貯蔵される。このような過程を８回繰返す と８ビットのデータ変換が完了されてＡ／Ｄ結果レジスタ５には最上位ビット（ ＭＳＢ）から最下位ビット（ＬＳＢ）までの８ビットデータが順次に貯蔵される 。

【０００６】 したがって、インタラプト発生部８は最上位ビット（ＭＳＢ）から最下位ビッ ト（ＬＳＢ）までの８ビットデータ変換が完了されたことを示すインタラプト信 号を発生し、このときマイクロコンピュータが内部データバス９を通じてＡ／Ｄ 結果レジスタ５に貯蔵された８ビットのデータを読取ることによりアナログ／デ ィジタル変換ロジックに対する検証をする。

【０００７】

【考案が解決しようとする課題】

しかしながら、このような従来のアナログ／ディジタル変換器内蔵型マイクロ コンピュータのテスト装置は多くのテスト時間を必要とするアナログとディジタ ルが混在するシステムであるので、マイクロコンピュータの全体テスト流れ中機 能テスト段階ではテストが不可能なロジックが多くなる問題点があった。

【０００８】 すなわち、比較器６と、コントロールロジック部４の一部、Ａ／Ｄ結果レジス タ５およびＤ／Ａ変換器７などのテストが不可能になり、このためにマイクロコ ンピュータの機能テスト段階でマイクロコンピュータに内蔵されたアナログ／デ ィジタル変換器の欠点を検証し得る確率が滅多にないから正確性テスト段階（Ａ ｃｃｕｒａｃｙ Ｔｅｓｔ Ｓｔｅｐ）に依存すべきであるので、テスト時間が 多くかかってテスト経費が多く所要される問題点があった。

【０００９】 本考案は従来の前記問題に鑑みてなされたもので、アナログ／ディジタル変換 器が内蔵されたワンチップマイクロコンピュータの機能テスト段階でマイクロコ ンピュータに内蔵されたアナログ／ディジタル変換器の故障を検出し得るように するアナログ／ディジタル変換器のテスト装置を提供することをその目的とする 。

【００１０】 本考案の他の目的は短時間にマイクロコンピュータに内蔵されたアナログ／デ ィジタル変換器のアナログパートとディジタルパートとを区別して故障を検出し 得るようにしたアナログ／ディジタル変換器のテスト装置を提供することである 。

【００１１】

【課題を解決するための手段】 このような目的を有する本考案は、マイクロコンピュータの内部データバスを 通じて入力されるアナログ入力選択データを貯蔵するアナログ入力選択部と、該 アナログ入力選択部の出力データに基づいてアナログ入力端子（ＡＩＮ１−ＡＩ Ｎ４）を選択する第１マルチプレクサと、該第１マルチプレクサにより選択され たアナログ入力信号を基準電圧（Ｖｒｅｆ）と比較する比較器と、Ａ／Ｄ変換基 準データをアナログ電圧に変換させて前記比較器で基準電圧（Ｖｒｅｆ）として 出力するＤ／Ａ変換器とからなって、前記マイクロコンピュータのアナログ入力 選択データに基づいてアナログ入力信号を選択し、基準データを基準電圧（Ｖｒ ｅｆ）に変換させ、該基準電圧と前記選択されたアナログ入力信号とを比較する アナログ処理部と、 前記マイクロコンピュータから内部データバスを通じてＡ／Ｄ変換周期データ を入力して貯蔵するＡ／Ｄ変換周期設定部と、該Ａ／Ｄ変換周期設定部に貯蔵さ れたＡ／Ｄ変換周期テストデータに基づいて前記比較器のイネーブル制御信号を 出力し、セルフテストデータロード部のセルフテストデータ出力のためのクロッ ク信号を発生させ、前記セルフテストデータロード部によりロードされたセルフ テストデータまたは前記アナログ処理部の出力信号をディジタルデータに変換さ せた後Ａ／Ｄ変換結果データとして出力するコントロールロジック部と、該コン トロールロジック部より順次に出力される８ビットのＡ／Ｄ変換結果データを貯 蔵し、前記基準電圧（Ｖｒｅｆ）を発生させるための基準データを出力し、前記 アナログ処理部の出力信号をディジタルデータに変換させて結果データとして貯 蔵し、８ビットデータ変換が完了された後インタラプトを発生させてその結果デ ータをマイクロコンピュータが読めるようにするディジタル処理部と、 前記マイクロコンピュータから内部データバスを通じてテストモードデータを 入力してセルフテストモードを設定するセルフテストモード設定部と、該セルフ テストモード設定部の制御を受け、前記ディジタル処理部のコントロールロジッ ク部より送信クロック信号が印加され、前記データバスを通じて入力されるセル フテストデータを貯蔵した後その貯蔵されたセルフテストデータを出力させるセ ルフテストデータ貯蔵部と、前記データバスよりＡ／Ｄ変換開始信号を入力して 開始フラグをセッティングして前記ディジタル処理部に制御出力する開始フラグ セッティング部と、前記セルフテストモード設定部の設定モードによりスイッチ ングされて前記比較器の出力信号または前記セルフテストデータ貯蔵部の出力デ ータを選択する第２マルチプレクサとからなって、前記マイクロコンピュータの データに基づいてセルフテストモードを設定するとともにセルフテストデータを 貯蔵し、セルフテストモードでセルフテストデータを前記アナログ処理部の出力 信号の代わりに選択して前記ディジタル処理部にロードさせてそのディジタル処 理部の故障を検証し得るようにするセルフテストデータロード部と、を備えて本 考案のＡ／Ｄ変換器のテスト装置が構成されることにより本考案の目的が達成さ れる。

【００１２】

【実施例】

以下、このように構成された本考案を添付図面に基づいて詳しく説明すると次 のようである。

【００１３】 本考案によるアナログ／ディジタル変換器のテスト装置は、図１に示すように 、マイクロコンピュータのアナログ入力選択データに基づいてアナログ入力信号 を選択し、基準データを基準電圧（Ｖｒｅｆ）に変換させ、該基準電圧（Ｖｒｅ ｆ）と前記選択されたアナログ入力信号とを比較器１４を通じて比較するアナロ グ処理部１０と、マイクロコンピュータのアナログ／ディジタル変換周期選択デ ータに基づいて前記比較器１４のイネーブルを制御し、前記基準電圧（Ｖｒｅｆ ）を発生させるための基準データを出力し、前記アナログ処理部１０の出力信号 をディジタルに変換させて結果データとして貯蔵し、８ビットデータ変換が完了 された後インタラプトを発生させてその結果データをマイクロコンピュータが読 めるようにするディジタル処理部２０と、マイクロコンピュータのデータに基づ いてセルフテストモードでセルフテストデータを前記アナログ処理部１０の出力 信号の代わりに選択して選択ディジタル処理部２０にロードさせてそのディジタ ル処理部２０の故障を検証し得るようにするセルフテストデータロード部３０と を備えて構成される。

【００１４】 前記アナログ処理部１０は、マイクロコンピュータの内部データバス９を通じ て入力されるアナログ入力選択データを貯蔵するアナログ入力選択部１１と、該 アナログ入力選択部１１の出力データに基づいてアナログ入力端子（ＡＩＮ１− ＡＩＮ４）を選択する第１マルチプレクサ１２と、該第１マルチプレクサ１２に より選択されたアナログ入力信号を基準電圧（Ｖｒｅｆ）と比較する比較器１４ と、Ａ／Ｄ変換基準データをアナログ電圧に変換させて前記比較器１４に基準電 圧（Ｖｒｅｆ）として出力するＤ／Ａ変換器１３とから構成される。

【００１５】 また、前記ディジタル処理部２０は、前記データバス９からＡ／Ｄ変換周期デ ータを入力して貯蔵するＡ／Ｄ変換周期設定部２１と、該Ａ／Ｄ変換周期設定部 ２１に貯蔵されたＡ／Ｄ変換周期テストデータに基づいて前記比較器１４のイネ ーブル制御信号を出力し、前記セルフテストデータロード部３０のセルフテスト データ出力のためのクロック信号を発生させ、前記セルフテストデータロード部 ３０によりロードされたセルフテストデータまたは前記アナログ処理部１０の出 力信号をディジタルデータに変換させた後Ａ／Ｄ変換結果データに出力するコン トロールロジック部２２と、該コントロールロジック部２２より順次に出力され る８ビットのＡ／Ｄ変換基準データを出力させるＡ／Ｄ変換結果データ貯蔵部２ ４と、前記コントロールロジック部２２から８ビットのＡ／Ｄ変換データの出力 が完了されるとインタラプト信号を発生するインタラプト発生部２３とから構成 される。

【００１６】 また、前記セルフテストデータロード部３０は、前記マイクロコンピュータか ら内部データバス９を通じてテストモードデータを入力してセルフテスティング モードを設定するセルフテストモード設定部３２と、該セルフテストモード設定 部３２の制御を受け、前記ディジタル処理部２０のコントロールロジック部２２ から送信クロック信号が印加され、前記データバス９を通じて入力されるセルフ テストデータを貯蔵した後その貯蔵されたセルフテストデータを出力させるセル フテストデータ貯蔵部３１と、前記マイクロコンピュータから内部データバス９ を通じてＡ／Ｄ変換開始信号が入力されて開始フラグをセッティングさせて前記 ディジタル処理部２０に制御出力する開始フラグセッティング部３３と、前記セ ルフテストモード設定部３２の設定モードによりスイッチングされて前記比較器 １４の出力信号または前記セルフテストデータ貯蔵部３１の出力データを選択す る第２マルチプレクサ３４とから構成される。

【００１７】 このように構成された本考案によるＡ／Ｄ変換器のテスト装置の作用および効 果を詳しく説明すると次のようである。

【００１８】 まず、アナログパートのテスト動作を説明すると次のようである。 アナログパートのテスト動作は、マイクロコンピュータでテストしようとする アナログ電圧をアナログ入力端子（ＡＩＮ１−ＡＩＮ４）にロードさせ、マイク ロコンピュータ内部のデータバス９を通じてアナログ入力選択データとＡ／Ｄ変 換周期選択データを出力させた後、テスト開始フラグをセットさせる。

【００１９】 したがって、アナログ処理部１０では前記アナログ入力選択データがアナログ 入力選択部１１に貯蔵され、該アナログ入力選択部１１に貯蔵されたアナログ入 力選択データに基づいて第１マルチプレクサ１２でアナログ入力端子（ＡＩＮ１ −ＡＩＮ４）を選択し、該第１マルチプレクサ１２により選択されたアナログ入 力端子（ＡＩＮ１−ＡＩＮ４）を通じて入力されたアナログ入力信号（Ｖｉｎ） が比較器１４の一側入力端子（−）にロードされる。このとき、Ａ／Ｄ変換基準 データがＤ／Ａ変換器１３を通じてアナログ基準電圧（Ｖｒｅｆ）に変換されて 前記比較器１４の他側入力端子（＋）にロードされる。

【００２０】 また、ディジタル処理部２０では前記マイクロコンピュータからその内部デー タバスを通じてＡ／Ｄ変換周期選択データが送出されると、そのＡ／Ｄ変換周期 選択データがＡ／Ｄ変換周期設定部２１に貯蔵され、そのＡ／Ｄ変換周期選択デ ータに基づいて前記マイクロコンピュータ２２がＡ／Ｄ変換制御を行なう。

【００２１】 以後、前記マイクロコンピュータからＡ／Ｄ変換開始データが出力されると、 Ａ／Ｄ変換開始フラグセッティング部３３の開始フラグがセッティングされ、そ のＡ／Ｄ変換開始フラグのセッティングによりコントロールロジック部２２がＡ ／Ｄ変換制御を行なう。

【００２２】 前記コントロールロジック部２２では前記Ａ／Ｄ変換周期設定部２１のデータ に基づいて前記比較器１４のイネーブル制御信号が出力され、Ａ／Ｄ変換基準デ ータが出力される。その結果、前記Ａ／Ｄ変換基準データはＤ／Ａ変換器１３を 通じてアナログ基準電圧（Ｖｒｅｆ）に変換されて前記比較器１４の他側入力端 子（＋）にロードされ、前記コントロールロジック部２２のイネーブル制御信号 により前記比較器１４が動作されてアナログ入力信号と基準電圧（Ｖｒｅｆ）が 比較される。比較器１４から出力された信号は第２マルチプレクサ３４の一側入 力端子に印加されるが、第２マルチプレクサ３４はＡ／Ｄ変換セルフテストモー ド設定部３２に設定されたセルフテストモードにより選択スイッチングが制御さ れる。セルフテストモードでない場合は前記第２マルチプレクサ３４により前記 比較器１４の出力信号が選択されて前記コントロールロジック部２２に入力され る。コントロールロジック部２２では前記第２マルチプレクサ３４から入力され た信号がディジタルデータに変換されてＡ／Ｄ変換結果データ貯蔵部２４に出力 される。

【００２３】 このような過程により前記コントロールロジック部２２でビット別にＡ／Ｄ変 換制御し、その結果データが結果データ貯蔵部２４に順次に貯蔵され、８ビット のデータ変換が完了されると、インタラプト発生部２３からインタラプト信号が 発生され、該インタラプト信号によりマイクロコンピュータで前記Ａ／Ｄ変換結 果データ貯蔵部２４に貯蔵されたＡ／Ｄ変換結果データを読取り、読取ったディ ジタルデータが前記アナログ入力端子にロードさせたアナログ電圧に該当する値 であるかを判別してアナログパートのテストを行なう。

【００２４】 一方、Ａ／Ｄ変換器のディジタルパートのテスト動作を説明すると次のようで ある。

【００２５】 Ａ／Ｄ変換器のディジタルパートをセルフテストしようとする場合は、マイク ロコンピュータでその内部データバス９を通じてＡ／Ｄ変換周期選択データと、 Ａ／Ｄ変換セルフテストデータと、セルフテストモード設定データを出力させた 後、開始フラグをセッティングさせる。

【００２６】 その結果、セルフテストデータロード部３０では前記Ａ／Ｄ変換周期選択デー タがＡ／Ｄ変換周期設定部２１に貯蔵され、前記セルフテストモード設定データ によりセルフテストモード設定部３２にセルフテストモードが設定され、セルフ テストモード設定部３２にセルフテストモードが設定されるにつれて前記Ａ／Ｄ 変換セルフテストデータがＡ／Ｄ変換セルフテストデータ貯蔵部３１に貯蔵され る。ここで、セルフテストデータはテストしようとするアナログ電圧レベルに該 当するディジタル値である。

【００２７】 以後前記マイクロコンピュータでセルフテストを開始せよとするデータが出力 されると、開始フラグセッティング部３３の開始フラグがセッティングされ、そ の開始フラグのセッティングにより前記ディジタル処理部２０のコントロールロ ジック部２２ではディジタルパートのセルフテスト動作を制御する。

【００２８】 すなわち、コントロールロジック部２２から前記セルフテスト貯蔵部３１にデ ータ伝送クロック信号が出力され、該データ伝送クロック信号に同期されて前記 セルフテストデータ貯蔵部３１に貯蔵されたセルフテストデータが前記第２マル チプレクサ３４にロードされ、該第２マルチプレクサ３４では前記セルフテスト モード設定部３２の制御により前記セルフテストデータ貯蔵部３１から出力され たセルフテストデータが選択されて前記コントロールロジック部２２に出力され る。前記第２マルチプレクサ３４から出力された信号がディジタルデータに変換 されて結果データ貯蔵部２４に出力される。

【００２９】 このような過程が８回繰返されると、８ビットのデータ変換が終了され、イン タラプト発生部２３からインタラプト信号が発生され、該インタラプト信号が発 生されるにつれてマイクロコンピュータで前記Ａ／Ｄ変換結果貯蔵部２４に貯蔵 された結果データを読取り、その読取ったデータとロードさせたセルフテストデ ータとの比較によりＡ／Ｄ変換器のディジタルパートの故障を検出し得ることに なる。

【００３０】 また、前記セルフテストデータ貯蔵部３１にＡ／Ｄセルフテストデータを数種 類の異なるパターン（Ｐａｔｔｅｒｎ）データに記録して前記過程を反復遂行す ると、ディジタルパートのすべての故障を検出し得るようになり、前記アナログ パートのテスト過程と並行するとＡ／Ｄ変換ロジックの全体テストが可能になる 。

【００３１】

【考案の効果】

以上説明したように、本考案はアナログ／ディジタル変換器が内蔵されている マイクロコンピュータの機能テスト段階でマイクロコンピュータに内蔵されたア ナログ／ディジタル変換器のディジタルパートをすべてテストし得る効果があり 、テスト時間を減らす効果があり、かつ要求するアナログ／ディジタル変換器の 精度テスト以前にディジタルパートのすべての故障を検証し得るので効率的なテ ストをし得る効果がある。

【図面の簡単な説明】

【図１】本考案のアナログ／ディジタル変換器のテスト
装置の構成図である。

【図２】従来のアナログ／ディジタル変換器のテスト装
置の構成図である。

【符号の説明】

１０ アナログ処理部 １１ アナログ入力選択部 １２、３４ マルチプレクサ １３ Ｄ／Ａ変換器 １４ 比較器 ２０ ディジタル処理部 ２１ Ａ／Ｄ変換周期設定部 ２２ コントロールロジック部 ２３ インタラプト発生部 ２４ 結果データ貯蔵部 ３０ セルフテストデータロード部 ３１ セルフテストデータ貯蔵部 ３２ セルフテストモード設定部 ３３ 開始フラグセッティング部

Claims (4)

【実用新案登録請求の範囲】
1. 【請求項１】 マイクロコンピュータのアナログ入力選
   択データに基づいてアナログ入力信号を選択し、基準デ
   ータを基準電圧（Ｖｒｅｆ）に変換させ、前記基準電圧
   （Ｖｒｅｆ）と前記選択されたアナログ入力信号とを比
   較器（１４）を通じて比較するアナログ処理部（１０）
   と、 前記マイクロコンピュータのアナログ／ディジタル変換
   周期選択データに基づいて前記比較器（１４）のイネー
   ブルを制御し、前記基準電圧（Ｖｒｅｆ）を発生させる
   ための基準データを出力し、前記アナログ処理部（１
   ０）の出力信号をディジタルデータに変換させて結果デ
   ータとして貯蔵し、８ビットデータ変換が完了された後
   インタラプトを発生させてその結果データをマイクロコ
   ンピュータが読めるようにするディジタル処理部（２
   ０）と、 前記マイクロコンピュータのデータに基づいてセルフテ
   ストモードを設定するとともにセルフテストデータを貯
   蔵し、セルフテストモードが設定されると前記セルフテ
   ストデータを前記アナログ処理部（１０）の出力信号の
   代わりに選択して前記ディジタル処理部（２０）にロー
   ドさせてディジタルパートの故障を検証し得るようにす
   るセルフテストデータ（３０）と、を備えて構成される
   ことを特徴とするアナログ／ディジタル変換器のテスト
   装置。
2. 【請求項２】 前記アナログ処理部（１０）は、 前記マイクロコンピュータから内部データバス（９）を
   通じて入力されるアナログ入力選択データを貯蔵するア
   ナログ入力選択部（１１）と、 前記アナログ入力選択部（１１）の出力データに基づい
   てアナログ入力端子（ＡＩＮ１−ＡＩＮ４）を選択する
   第１マルチプレクサ（１２）と、 前記第１マルチプレクサ（１２）により選択されたアナ
   ログ入力信号を基準電圧（Ｖｒｅｆ）と比較する比較器
   （１４）と、 Ａ／Ｄ変換基準データをアナログ電圧に変換させて前記
   比較器（１４）に基準電圧（Ｖｒｅｆ）として出力する
   Ｄ／Ａ変換器（１３）と、からなることを特徴とする請
   求項１記載のアナログ／ディジタル変換器のテスト装
   置。
3. 【請求項３】 前記ディジタル処理部（２０）は、 前記マイクロコンピュータから内部データバス（９）を
   通じてＡ／Ｄ変換周期データを入力して貯蔵するＡ／Ｄ
   変換周期設定部（２１）と、 前記Ａ／Ｄ変換周期設定部（２１）に貯蔵されたＡ／Ｄ
   変換周期テストデータに基づいて前記比較器（１４）の
   イネーブル制御信号を出力し、前記セルフテストデータ
   ロード部（３０）のセルフテストデータ出力のためのク
   ロック信号を発生させ、前記セルフテストデータロード
   部（３０）によりロードされたセルフテストデータまた
   は前記アナログ処理部（１０）の出力信号をディジタル
   データに変換させた後Ａ／Ｄ変換結果データに出力する
   コントロールロジック部（２２）と、 前記コントロールロジック部（２２）から順次に出力さ
   れる８ビットのＡ／Ｄ変換結果データを貯蔵し、前記基
   準電圧（Ｖｒｅｆ）に該当するＡ／Ｄ変換基準データを
   出力させるＡ／Ｄ変換結果データ貯蔵部（２４）と、 前記コントロールロジック部（２２）から８ビットのＡ
   ／Ｄ変換データの出力が完了されるとインタラプト信号
   を発生するインタラプト発生部（２３）と、から構成さ
   れることを特徴とする請求項１記載のアナログ／ディジ
   タル変換器のテスト装置。
4. 【請求項４】 前記セルフテストデータロード部（３
   ０）は、 前記マイクロコンピュータから内部データバス（９）を
   通じてテストモードデータを入力してセルフテスティン
   グモードを設定するセルフテストモード設定部（３２）
   と、 前記セルフテストモード設定部（３２）の制御を受け、
   前記ディジタル処理部（２０）の送信クロック信号が印
   加され、前記データバス（９）を通じて入力されるセル
   フテストデータを貯蔵した後その貯蔵されたセルフテス
   トデータを出力させるセルフテストデータ貯蔵部（３
   １）と、 前記マイクロコンピュータから内部データバス（９）を
   通じてＡ／Ｄ変換開始信号を入力して開始フラグをセッ
   ティングさせて前記ディジタル処理部（２０）に制御出
   力する開始フラグセッティング部（３３）と、 前記セルフテストモード設定部（３２）の設定モードに
   よりスイッチングされて前記比較器（１４）の出力信号
   または前記セルフテストデータ貯蔵部（３１）の出力デ
   ータを選択する第２マルチプレクサ（３４）と、から構
   成されることを特徴とする請求項１記載のアナログ／デ
   ィジタル変換器のテスト装置。