JPH02251142A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02251142A JPH02251142A JP7338889A JP7338889A JPH02251142A JP H02251142 A JPH02251142 A JP H02251142A JP 7338889 A JP7338889 A JP 7338889A JP 7338889 A JP7338889 A JP 7338889A JP H02251142 A JPH02251142 A JP H02251142A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- substrate
- layer
- semiconductor
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、半導体装置の製造方法に関し、とくに片持
ちばっとストッパとを一体に形成する半導体装置の製造
方法に関する。
ちばっとストッパとを一体に形成する半導体装置の製造
方法に関する。
半導体を用いた加速度センサや加速度スイッチなどでは
、片持ちばり構造を形成する必要のある場合がある。こ
のような場合、従来では、ｎ型及びｐ型の単結晶シリコ
ンの２層構造のうちｐ型の部分をエレクトロケミカルエ
ツチングで除去して片持ちばつを作製するようにしてい
る。 すなわち、たとえば第２図に示すように、ｐ型車結晶シ
リコン基板７の上にｎ型単結晶９９１２層３をエピタキ
シャル成長させ、さらにその表裏両面にマスク膜４．５
を設ける。そして第２図Ａのようにマスク膜４にエツチ
ング窓４２を設けて、この窓から、通常のエツチングに
よりシリコン層３の一部を除去して基板７を露出させ、
第２図Ｂのような構造とする。その後、エレクトロケミ
カルエツチングによりこのエツチング窓４２からｐ型の
基板７の部分のみをエツチングして第２図Ｃのようにｎ
型のシリコン層３の下に空洞７１を形成する。このよう
に空洞７１が形成されることにより、空洞７１の上の部
分のｎ型シリコン層３が片持ちぼり１０となる。 また、第３図のようにする場合もある。まず第３図Ａの
ように、ｐ型車結晶シリコン基板７グ〕上にｎ型単結晶
９９３２層３をエピタキシャル成長させ、さらにその表
裏両面にマスク膜４．５を設けた後、裏面のマスク膜５
にエツチング窓５１を設ける。つぎに第３図Ｂのように
、エレクトロケミカルエツチングにより裏面からエツチ
ング窓５１を通してｐ型基板７の部分に空洞７１を設け
る。 その後、第３図Ｃのように通常のウェッ１〜エッヂング
またはＣＦ４プラズマエツチングにより１１型シリコン
層３（及びマスク膜４）の一部に孔３１を設けると、片
持ちぼり１０が形成できる。 こうして片持ちぼり構造を作る場合、はっとして形成さ
れたシリコ〉・は非常に破壊され易いのて、振幅量に制
限を加えて破壊から守る必要かある。 すなわち、片持ちばり１０が振れる両側にストッパを取
り付けて、片持ちばつがある程度以上には湾曲しないよ
うにして片持ちばつが破壊されないようにする。 従来では、片持ちばり１０の強度が大きい場合や基板７
か十分に薄い場合には第４図に示すように、基板７の裏
面側に下部ストッパ１］を接着するとともＧこ、片持ち
はり１０の上側に上部ストッパ１２を接着している。ま
た、片持ちはり１０が薄い等でその強度が小さいときは
、振幅を小さくするために第５図のような片持ちばり１
０の下側の空洞に対応した形状の下部ストッパ１１を基
板７の裏面側に接着するとともに、片持ちはり１０の上
側にはガラスやシリコンの上部ス１ヘツパ１．２を接着
剤１３で取り付けるようにしている。この接着剤１３と
し、ては、上部ストッパ１２がガラスのときアノ−デイ
ックボンディングによるものとし、上部ストッパ１２が
シリコンのときは片持ちぼり１０側に蒸着されたＣ ｒ
−Ａ ｕなどを用いる。
、片持ちばり構造を形成する必要のある場合がある。こ
のような場合、従来では、ｎ型及びｐ型の単結晶シリコ
ンの２層構造のうちｐ型の部分をエレクトロケミカルエ
ツチングで除去して片持ちばつを作製するようにしてい
る。 すなわち、たとえば第２図に示すように、ｐ型車結晶シ
リコン基板７の上にｎ型単結晶９９１２層３をエピタキ
シャル成長させ、さらにその表裏両面にマスク膜４．５
を設ける。そして第２図Ａのようにマスク膜４にエツチ
ング窓４２を設けて、この窓から、通常のエツチングに
よりシリコン層３の一部を除去して基板７を露出させ、
第２図Ｂのような構造とする。その後、エレクトロケミ
カルエツチングによりこのエツチング窓４２からｐ型の
基板７の部分のみをエツチングして第２図Ｃのようにｎ
型のシリコン層３の下に空洞７１を形成する。このよう
に空洞７１が形成されることにより、空洞７１の上の部
分のｎ型シリコン層３が片持ちぼり１０となる。 また、第３図のようにする場合もある。まず第３図Ａの
ように、ｐ型車結晶シリコン基板７グ〕上にｎ型単結晶
９９３２層３をエピタキシャル成長させ、さらにその表
裏両面にマスク膜４．５を設けた後、裏面のマスク膜５
にエツチング窓５１を設ける。つぎに第３図Ｂのように
、エレクトロケミカルエツチングにより裏面からエツチ
ング窓５１を通してｐ型基板７の部分に空洞７１を設け
る。 その後、第３図Ｃのように通常のウェッ１〜エッヂング
またはＣＦ４プラズマエツチングにより１１型シリコン
層３（及びマスク膜４）の一部に孔３１を設けると、片
持ちぼり１０が形成できる。 こうして片持ちぼり構造を作る場合、はっとして形成さ
れたシリコ〉・は非常に破壊され易いのて、振幅量に制
限を加えて破壊から守る必要かある。 すなわち、片持ちばり１０が振れる両側にストッパを取
り付けて、片持ちばつがある程度以上には湾曲しないよ
うにして片持ちばつが破壊されないようにする。 従来では、片持ちばり１０の強度が大きい場合や基板７
か十分に薄い場合には第４図に示すように、基板７の裏
面側に下部ストッパ１］を接着するとともＧこ、片持ち
はり１０の上側に上部ストッパ１２を接着している。ま
た、片持ちはり１０が薄い等でその強度が小さいときは
、振幅を小さくするために第５図のような片持ちばり１
０の下側の空洞に対応した形状の下部ストッパ１１を基
板７の裏面側に接着するとともに、片持ちはり１０の上
側にはガラスやシリコンの上部ス１ヘツパ１．２を接着
剤１３で取り付けるようにしている。この接着剤１３と
し、ては、上部ストッパ１２がガラスのときアノ−デイ
ックボンディングによるものとし、上部ストッパ１２が
シリコンのときは片持ちぼり１０側に蒸着されたＣ ｒ
−Ａ ｕなどを用いる。
しかしながら、このように片持ちばつの振幅方向両側に
ストッパを設ける場合、基板とは反対側のストッパ（上
記では上部ストッパ）は比較的容易に取り付けることが
可能であるが、基板側のストッパ（上記では下部ストッ
パ）については、片持ちばつの強度が小さいときは問題
が多い。すなわち、下部ストッパは第５図のように片持
ちはりの基板側の空洞に対応した形状としなければなら
ないので、困難であるとともに、片持ちばっとストッパ
との間の間隔を正確に定めることは非常に難しい。 この発明は、片持ちはりの基板側のストッパを片持ちば
っと一体に、容易に形成することができるとともに、片
持ちはりとストッパとの間隔も非常に正確に制御できる
、半導体装置の製造方法を提供することを目的とする。
ストッパを設ける場合、基板とは反対側のストッパ（上
記では上部ストッパ）は比較的容易に取り付けることが
可能であるが、基板側のストッパ（上記では下部ストッ
パ）については、片持ちばつの強度が小さいときは問題
が多い。すなわち、下部ストッパは第５図のように片持
ちはりの基板側の空洞に対応した形状としなければなら
ないので、困難であるとともに、片持ちばっとストッパ
との間の間隔を正確に定めることは非常に難しい。 この発明は、片持ちはりの基板側のストッパを片持ちば
っと一体に、容易に形成することができるとともに、片
持ちはりとストッパとの間隔も非常に正確に制御できる
、半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、この発明による半導体装置の
製造方法においては、一導電型半導体基板の一表面上に
上記基板と反対の導電型の第１半導体層と、上記基板と
同一の導電型の第２半導体層とを順次エピタキシャル成
長させる工程と、」１記第２半導体層の上にマスク膜を
形成する工程と、該マスク膜の窓から上記第２半導体層
をエツチングして第１半導体層を露出させる工程と、上
記の窓より露出した第１半導体層を、上記第２半導体層
及び半導体基板に電圧を印加しながらエレクトロケミカ
ルエツチングにより除去する工程とが備えられる。
製造方法においては、一導電型半導体基板の一表面上に
上記基板と反対の導電型の第１半導体層と、上記基板と
同一の導電型の第２半導体層とを順次エピタキシャル成
長させる工程と、」１記第２半導体層の上にマスク膜を
形成する工程と、該マスク膜の窓から上記第２半導体層
をエツチングして第１半導体層を露出させる工程と、上
記の窓より露出した第１半導体層を、上記第２半導体層
及び半導体基板に電圧を印加しながらエレクトロケミカ
ルエツチングにより除去する工程とが備えられる。
マスク膜の窓よりエツチングして上記第２半導体層を除
去し第１半導体層を露出させた後、エレクトロケミカル
エツチングを行なうと、第２半導体層及び半導体基板は
第１半導体層とは反対導電型であり且つ電圧か印加され
ていることによりエレクトロケミカルエツチングから保
護され、第１半導体層のみが除去される。このように第
２半導体層と半導体基板との間に挟まれた第１半導体層
のみが除去されるので、エツチングは横方向に進み、第
２半導体層の下に空洞が形成されることになり、第２半
導体層による片持ちばり構造が形成されるとともに、基
板との間に所定の間隙が形成され、この基板が片持ちば
つのストッパとなることになる。 すなわち、半導体基板上に成長させる第１半導体層の厚
さか片持ちばつとス１−ツバとの間の間隔になるので、
この第１半導体層の厚さをコンｌ−ロールすることによ
り、片持ちばつとストッパとの間の間隔の精度を高くす
ることか容易である。 ［実 施 例］ つぎにこの発明の一実施例について図面を参照しながら
説明する。まず、第１図Ａに示すように、ｎ型単結晶シ
リコン基板１の表面上にｐ型車結晶シワ３フ エピタキシャル成長させた後、このｎ型単結晶９９３７
層３の上に及び基板１の裏面にマスク膜４、５をそれぞ
れ形成する。このマスク膜４、５はたとえばＦｌｌ ｉ
Ｏ ２やＳｉＮなとを成長させることにより作る。 つきに第１図Ｂに示すように、後述のエレクトロケミカ
ルエツチングの際のコンタク１〜となる耐領域６を形成
する。そのためマスク膜４の一部に拡散用の窓４１を形
成し、この窓４１から適当な不純物を拡散することによ
りｎ型層３及びｎ型層２を貫通して基板］にまで到達す
るｎ＋領領域形成する。 その後、マスク膜４の別の箇所にエツチング用の窓４２
を設け、この窓４２からウェットエツチングを行なう。 このウェットエツチングは、たとえばエッチャントとし
てＫＯＨやＥＤＰ （エチレンジアミン、ピロカテコー
ル、水の混合液）などを用いた通常のものでよい（マス
ク膜４としては前者の場合ＳｉＮ．後者の場合ＳＩＮま
たは５ｉ０２ ）。 こうして第１図Ｃに示すように、最上層のｎ型層３の一
部を除去して、次の層であるｎ型層２を露出させる。 つぎにエレクトロケミカルエツチングを行い、表面側か
ら窓４２を通してｎ型層２のみを除去する。この場合の
エッチャント（及びマスク膜４の材質との組合せ）は上
記と同じである。このとき、ｎ＋領域６をコンタク１−
としてＩｌ型層３及びｎ型基板１に電圧を印加して、エ
レクトロケミカルエツチングによりこれらかエツチング
されないようにし、ｎ型層２のみがエツチングされるよ
うにする。 すると、ｎ型層２でエツチングが横方向に進み、第１図
りに示すように、基板１とｎ型層３との間に挟まれた空
洞２１が形成されることになる。この空洞２１の上の部
分のｎ型層３が片持ちばり１０となる。 ここで、片持ちばり１０は空洞２１を間に挟んで基板１
の表面と対向することになり、この基板１か片持ちはり
１０の下部ス）・ツバとして機能することになる。すな
わち、エレク）−ロケミカルエッチングの１工程により
片持ちばり１０と下部ス１−ツバとが同時に形成てきる
。そして、この空洞２１の巾、つまり片持ちはり１０と
基板１の表面との間の間隔はｐ型車結晶シワ３フ 正確に一致するから、最初に基板１の表面にｐ型車結晶
シワ３フ ときに、その厚さをコントロールして置けは、片持ちは
り１０と下部ストッパとの間隔を所望のものとすること
が容易である。その結果、数μＩ１１というきわめて高
精度の間隔が容易に達成できる。 最後にマスク膜４、５を除去した後、第５図に示すよう
な、ガラスまたはシリコンの上部ストッパ１２を接着剤
１３で取り付ければ加速度センサや加速度スイッチのチ
ップが完成する。この場合、接着剤１３としては、上部
ストッパ１２がガラスのときアノ−デイックボンデイン
クによるものとし、上部ストッパ１２がシリコンのとき
はｎ型単結晶９９３７層３の上に蒸着したＣｒ−Ａｕな
どを用いる。
去し第１半導体層を露出させた後、エレクトロケミカル
エツチングを行なうと、第２半導体層及び半導体基板は
第１半導体層とは反対導電型であり且つ電圧か印加され
ていることによりエレクトロケミカルエツチングから保
護され、第１半導体層のみが除去される。このように第
２半導体層と半導体基板との間に挟まれた第１半導体層
のみが除去されるので、エツチングは横方向に進み、第
２半導体層の下に空洞が形成されることになり、第２半
導体層による片持ちばり構造が形成されるとともに、基
板との間に所定の間隙が形成され、この基板が片持ちば
つのストッパとなることになる。 すなわち、半導体基板上に成長させる第１半導体層の厚
さか片持ちばつとス１−ツバとの間の間隔になるので、
この第１半導体層の厚さをコンｌ−ロールすることによ
り、片持ちばつとストッパとの間の間隔の精度を高くす
ることか容易である。 ［実 施 例］ つぎにこの発明の一実施例について図面を参照しながら
説明する。まず、第１図Ａに示すように、ｎ型単結晶シ
リコン基板１の表面上にｐ型車結晶シワ３フ エピタキシャル成長させた後、このｎ型単結晶９９３７
層３の上に及び基板１の裏面にマスク膜４、５をそれぞ
れ形成する。このマスク膜４、５はたとえばＦｌｌ ｉ
Ｏ ２やＳｉＮなとを成長させることにより作る。 つきに第１図Ｂに示すように、後述のエレクトロケミカ
ルエツチングの際のコンタク１〜となる耐領域６を形成
する。そのためマスク膜４の一部に拡散用の窓４１を形
成し、この窓４１から適当な不純物を拡散することによ
りｎ型層３及びｎ型層２を貫通して基板］にまで到達す
るｎ＋領領域形成する。 その後、マスク膜４の別の箇所にエツチング用の窓４２
を設け、この窓４２からウェットエツチングを行なう。 このウェットエツチングは、たとえばエッチャントとし
てＫＯＨやＥＤＰ （エチレンジアミン、ピロカテコー
ル、水の混合液）などを用いた通常のものでよい（マス
ク膜４としては前者の場合ＳｉＮ．後者の場合ＳＩＮま
たは５ｉ０２ ）。 こうして第１図Ｃに示すように、最上層のｎ型層３の一
部を除去して、次の層であるｎ型層２を露出させる。 つぎにエレクトロケミカルエツチングを行い、表面側か
ら窓４２を通してｎ型層２のみを除去する。この場合の
エッチャント（及びマスク膜４の材質との組合せ）は上
記と同じである。このとき、ｎ＋領域６をコンタク１−
としてＩｌ型層３及びｎ型基板１に電圧を印加して、エ
レクトロケミカルエツチングによりこれらかエツチング
されないようにし、ｎ型層２のみがエツチングされるよ
うにする。 すると、ｎ型層２でエツチングが横方向に進み、第１図
りに示すように、基板１とｎ型層３との間に挟まれた空
洞２１が形成されることになる。この空洞２１の上の部
分のｎ型層３が片持ちばり１０となる。 ここで、片持ちばり１０は空洞２１を間に挟んで基板１
の表面と対向することになり、この基板１か片持ちはり
１０の下部ス）・ツバとして機能することになる。すな
わち、エレク）−ロケミカルエッチングの１工程により
片持ちばり１０と下部ス１−ツバとが同時に形成てきる
。そして、この空洞２１の巾、つまり片持ちはり１０と
基板１の表面との間の間隔はｐ型車結晶シワ３フ 正確に一致するから、最初に基板１の表面にｐ型車結晶
シワ３フ ときに、その厚さをコントロールして置けは、片持ちは
り１０と下部ストッパとの間隔を所望のものとすること
が容易である。その結果、数μＩ１１というきわめて高
精度の間隔が容易に達成できる。 最後にマスク膜４、５を除去した後、第５図に示すよう
な、ガラスまたはシリコンの上部ストッパ１２を接着剤
１３で取り付ければ加速度センサや加速度スイッチのチ
ップが完成する。この場合、接着剤１３としては、上部
ストッパ１２がガラスのときアノ−デイックボンデイン
クによるものとし、上部ストッパ１２がシリコンのとき
はｎ型単結晶９９３７層３の上に蒸着したＣｒ−Ａｕな
どを用いる。
この発明の半導体装置の製造方法によれば、ス１〜ツバ
の取付工程を別に設けることなしに、片持ちばり構造と
ス１〜ツバとを、同じ工程で容易に、一体に形成するこ
とができる。また、片持ちばっとストッパとの間隔を非
常に精度高く制御できる。 その結果、片持ちばつの強度が小さい半導体装置でも歩
留まり良好に製造することができる。
の取付工程を別に設けることなしに、片持ちばり構造と
ス１〜ツバとを、同じ工程で容易に、一体に形成するこ
とができる。また、片持ちばっとストッパとの間隔を非
常に精度高く制御できる。 その結果、片持ちばつの強度が小さい半導体装置でも歩
留まり良好に製造することができる。
第１図Ａ．Ｂ，Ｃ，Ｄはこの発明の一実施例の各工程を
示す断面図、第２図Ａ，Ｂ，Ｃ及び第３図Ａ，Ｂ，Ｃは
従来例での片持ちぼり製造工程の各工程を示す断面図、
第４図及び第５図は従来例でのストッパ取付工程をそれ
ぞれ示す断面図である。 １・・・ｎ型単結晶シリコン基板、２・・・ｐ型単結晶
シリコン層、３・・・１）型単結晶シリコン層、４．５
・・・マスク膜、６・・・１１＋領域、７・・・ｐ型車
結晶シリコン基板、１０・・・片持ちばり、１１・・下
部ストッパ１２・・・上部ストッパ、１３・・・接着剤
、２１．７１・・・空洞、４１・・拡散窓、４２．５１
・・・エッヂ〉′グ窓。
示す断面図、第２図Ａ，Ｂ，Ｃ及び第３図Ａ，Ｂ，Ｃは
従来例での片持ちぼり製造工程の各工程を示す断面図、
第４図及び第５図は従来例でのストッパ取付工程をそれ
ぞれ示す断面図である。 １・・・ｎ型単結晶シリコン基板、２・・・ｐ型単結晶
シリコン層、３・・・１）型単結晶シリコン層、４．５
・・・マスク膜、６・・・１１＋領域、７・・・ｐ型車
結晶シリコン基板、１０・・・片持ちばり、１１・・下
部ストッパ１２・・・上部ストッパ、１３・・・接着剤
、２１．７１・・・空洞、４１・・拡散窓、４２．５１
・・・エッヂ〉′グ窓。
Claims (1)
- （１）一導電型半導体基板の一表面上に上記基板と反対
の導電型の第１半導体層と、上記基板と同一の導電型の
第２半導体層とを順次エピタキシャル成長させる工程と
、上記第２半導体層の上にマスク膜を形成する工程と、
該マスク膜の窓から上記第２半導体層をエッチングして
第１半導体層を露出させる工程と、上記の窓より露出し
た第１半導体層を、上記第２半導体層及び半導体基板に
電圧を印加しながらエレクトロケミカルエッチングによ
り除去する工程とを具備することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7338889A JPH02251142A (ja) | 1989-03-24 | 1989-03-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7338889A JPH02251142A (ja) | 1989-03-24 | 1989-03-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02251142A true JPH02251142A (ja) | 1990-10-08 |
Family
ID=13516763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7338889A Pending JPH02251142A (ja) | 1989-03-24 | 1989-03-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02251142A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5456117A (en) * | 1993-04-21 | 1995-10-10 | Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho | Pressure sensor apparatus and method of manufacturing wherein the silicon-crystal substrate of the sensor has inclined crystallographic axes and gage resistors formed in a cavity of the substrate |
| US5656512A (en) * | 1991-06-12 | 1997-08-12 | Harris Corporation | Method of manufacturing a semiconductor accelerometer |
| US6020215A (en) * | 1994-01-31 | 2000-02-01 | Canon Kabushiki Kaisha | Process for manufacturing microstructure |
-
1989
- 1989-03-24 JP JP7338889A patent/JPH02251142A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5656512A (en) * | 1991-06-12 | 1997-08-12 | Harris Corporation | Method of manufacturing a semiconductor accelerometer |
| US5456117A (en) * | 1993-04-21 | 1995-10-10 | Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho | Pressure sensor apparatus and method of manufacturing wherein the silicon-crystal substrate of the sensor has inclined crystallographic axes and gage resistors formed in a cavity of the substrate |
| US6020215A (en) * | 1994-01-31 | 2000-02-01 | Canon Kabushiki Kaisha | Process for manufacturing microstructure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020137348A1 (en) | Electrochemical etching process | |
| US6619133B1 (en) | Semiconductor pressure sensor and its manufacturing method | |
| KR100574575B1 (ko) | 마이크로메카니컬 컴포넌트 및 컴포넌트 제조 방법 | |
| US6225140B1 (en) | CMOS compatable surface machined pressure sensor and method of fabricating the same | |
| JP3347203B2 (ja) | 微細空洞形成方法及び微細空洞を有する微小装置 | |
| KR20000028948A (ko) | 각속도 센서 제조방법 | |
| JP4168497B2 (ja) | 半導体力学量センサの製造方法 | |
| JPH02251142A (ja) | 半導体装置の製造方法 | |
| US4128467A (en) | Method of ion etching Cd-Hg-Te semiconductors | |
| JPH0936385A (ja) | 半導体装置の製造方法 | |
| JP2000277753A (ja) | 半導体加速度センサおよびその製造方法 | |
| JPH0481868B2 (ja) | ||
| JPH0797643B2 (ja) | 圧力変換装置の製造方法 | |
| JPH01222489A (ja) | 半導体装置の製造方法 | |
| JPH02260333A (ja) | マイクロメカニカルスイッチの製造方法 | |
| JPH06302834A (ja) | 薄膜構造の製造方法 | |
| JPS63177605A (ja) | 圧電薄膜共振子 | |
| JP3896780B2 (ja) | 液晶表示装置の製造方法 | |
| JPS5918858B2 (ja) | ホトレジスト被膜の埋込方法 | |
| JPH04240762A (ja) | 積層型半導体装置の製造方法 | |
| JPH07101743B2 (ja) | 半導体圧力センサの製造方法 | |
| JPH04102066A (ja) | 加速度センサ及びその製造方法 | |
| JPH0797642B2 (ja) | 圧力変換装置の製造方法 | |
| JPH05203519A (ja) | 圧力センサの製造方法 | |
| JPH02281760A (ja) | 単結晶薄模部材の製造方法 |