JPH0225180Y2 - - Google Patents

Description

【考案の詳細な説明】 技術分野 本考案は位相比較回路に関するものである。

従来技術 従来、第１図に示す如き位相比較回路があり、
１は乗算回路であつてトランジスタＱ１〜Ｑ７か
らなるいわゆるダブルバランス型のマルチプライ
ヤである。この乗算出力はトランジスタＱ８，Ｑ
９及び抵抗Ｒ３，Ｒ４からなるカレントミラー回
路によつて電流出力となつて次段のサンプルホー
ルド回路２へ供給される。この回路２はホールド
コンデンサＣ１と、サンプル信号によりオンオフ
制御されるトランジスタＱ１１，Ｑ１２によるス
イツチ回路とを含んでいる。このスイツチ回路の
オン動作により、基準電圧Ｅと抵抗Ｒ７との直列
回路がホールドコンデンサＣ１に並列に挿入され
て乗算回路１の負荷が形成される。このとき同時
に乗算回路１の電流源トランジスタＱ１がオン制
御されるようになつており、よつて、サンプリン
グ動作時のみ乗算回路１が活性化される。コンデ
ンサＣ１のホールド出力は、トランジスタＱ１０
と抵抗Ｒ８とによるバツフア３を介して位相比較
信号として導出されるのである。

なお、Ｒ１，Ｒ２，Ｒ５，Ｒ６は夫々抵抗を示
している。

ここで、周波数がα／2πで、位相がθだけ相
違する２つの入力信号が印加された場合、乗算回
路１の乗算出力は cosαt・cos（αt＋θ）＝cos（2α＋θ） ＋cosθ …(1) となり、第２図ａに示す如き波形となる。この出
力をサンプルホールド回路２にてサンプル信号の
周期でもつてサンプリングしホールドすることに
より位相比較信号cosθを得ているのである。

いま、ビデオ信号の再生装置（ビデオデイスク
プレーヤやビデオテープレコーダ等）における再
生信号のタイムベースコレクタのための位相比較
回路にこの第１図の回路を使用した場合、以下の
如き問題が生ずる。

この場合、(1)式のαはカラーサブキヤリヤ周波
数であつて3.58MHzであり、サンプル信号はＨ
（水平同期）信号の周期を有する信号であり、よ
つて、乗算出力に(1)式に示すように交流成分cos
（2α＋θ）が含まれていてもＨ周期毎のサンプリ
ング出力はこの交流成分の影響を受けないことに
なる（けだし、2α／2πなる周波数は２×3.58MHz
であつてＨ信号の整数倍の周波数であるからであ
る）。しかしながら、乗算回路１の直流バランス
がくずれると、乗算出力には、(1)式の成分以外に
α／2πなる周波数成分が含まれてくることにな
り、第２図ｂのような乗算出力波形となる。ここ
で、α／2π＝3.58MHz＝（455／２）fH（fHはＨ信
号周波数）であるから、あるＨタイミングにおい
てＡのレベルでサンプリングされたとすると、次
のＨタイミングでは3.58MHzの半波長分遅れたＢ
のレベルがサンプリングされることになり、よつ
てホールド出力には、Ｈ周期毎に段差を有するこ
とになる。また、乗算回路１で奇数次の歪みが発
生した場合においても、同様にホールド出力には
Ｈ周期の段差が生ずる。

よつて、正確な位相比較出力を得ることが困難
となつてタイムベースコレクタが正確になされな
いという問題がある。更に、ホールドの際に乗算
出力に不要周波数が含有されているような場合、
サンプルパルスの位相がずれると位相比較出力の
誤差が増大する場合もあつて不都合となる。

考案の概要 本考案は上記従来のものの欠点を排除すべくな
されたものであつて、その目的とするところは、
ホールド回路の前段に特定周波数成分を減衰させ
るためのフイルタ回路を挿入して精度の高い位相
比較出力を得ることが可能な位相比較回路を提供
することにある。

本考案による位相比較回路は、２入力信号の乗
算信号を得てこの乗算信号のレベルを間欠的にサ
ンプルホールドしてこのホールド出力を位相比較
出力としてなる位相比較回路であつて、サンプル
ホールドのためのホールド素子の前段に特定周波
数を減衰せしめる手段を具備してなることを特徴
とする。

実施例 以下に、図面を用いて本考案の実施例につき説
明する。

第３図は本考案の実施例の回路図であり、第１
図と同等部分は同一符号により示している。図に
おいて、ホールドコンデンサＣ１の前段に、コイ
ルＬ１とコンデンサＣ２とからなる並列共振回路
４を挿入してこの回路４の共振周波数を3.58MHz
に設定する。そうすれば、乗算回路１の直流バラ
ンスのずれに起因して発生する3.58MHz成分がこ
の回路４により阻止されてホールドコンデンサＣ
１へは印加されないので、上記の問題は生じなく
なるのである。他の回路構成は第１図のそれと同
等であつて説明は省略する。

また、乗算出力に交流成分が含まれることでサ
ンプリングの際に誤差が生じる様な場合には、こ
の交流成分を阻止する特性を有するノツチフイル
タを同様にホールドコンデンサの前段に挿入すれ
ば良いものである。

第４図〜第６図は本考案の他の実施例の一部を
示すもので、第４図は、ホールドコンデンサの前
段に直列共振回路５を信号線路とアース間に挿入
したものであり、除去すべき周波数に同調するよ
うにこの同調回路５の同調周波数を設定する。第
５図及び第６図は並列及び直列共振回路４ａ〜４
ｃ及び５ａ〜５ｃを夫々複数個挿入したものであ
り、各同調周波数を除去すべき交流成分の周波数
に選定してやれば良い。

効 果 叙上の如く、本考案によれば、簡単な構成で位
相比較出力の精度を向上できるという効果があ
り、また位相比較出力の信号帯域が犠牲とされる
こともない。

【図面の簡単な説明】

第１図は従来の位相比較回路の回路図、第２図
は第１図の回路の出力波形の態様を夫々示す図、
第３図は本考案の実施例の回路図、第４図〜第６
図は本考案の他の実施例の一部回路図である。 主要部分の符号の説明、１……乗算回路、２…
…サンプルホールド回路、４，５……共振回路。

Claims (1)

【実用新案登録請求の範囲】
1. ２入力信号の乗算信号を得てこの乗算信号のレ
   ベルをサンプルホールドしてこのホールド出力を
   位相比較出力としてなる位相比較回路であつて、
   前記サンプルホールドのためのホールド素子の前
   段に特定周波数を減衰せしめる手段を具備してな
   ることを特徴とする位相比較回路。