JPH02253649A - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JPH02253649A
JPH02253649A JP1075387A JP7538789A JPH02253649A JP H02253649 A JPH02253649 A JP H02253649A JP 1075387 A JP1075387 A JP 1075387A JP 7538789 A JP7538789 A JP 7538789A JP H02253649 A JPH02253649 A JP H02253649A
Authority
JP
Japan
Prior art keywords
island
semiconductor element
lead frame
semiconductor device
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1075387A
Other languages
English (en)
Inventor
Seiji Goto
誠二 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP1075387A priority Critical patent/JPH02253649A/ja
Publication of JPH02253649A publication Critical patent/JPH02253649A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は樹脂封止型半導体装置のリード付は組立に彫１
られるリードフレームに関する。
〔従来の技術〕
第３図は一般的なリードフレームを示す平面図である。
第３図において、金属の薄板からプレスまたはエツチン
グにより作られるリードフレームは、吊りリード２によ
り上下のフレームの間に支持されたアイランド１を有し
、このアイランドｌの周囲を取囲むように多数のり−ド
３が配置されている。しかして、アイランドｌに半導体
素子を固着（ダイボンディング）後、この半導体素子の
電極とリード３の内端部との間を金属細線で接続し、リ
ード３の長さの途中で各リードを互いに連結しているタ
イバー４の内側の点線で示す樹脂封止範囲６内に樹脂を
充填し、タイバー４およびフレーム５などを切落して、
樹脂封止型半導体装置のリード付けおよび樹脂封止が完
了する。しかして、このようなリード付は組立の際のダ
イポンデイグ時に、アイランド１上への半導体素子ダイ
ボンディング位置初期設定においては、アイランドの周
縁と半導体素子の周縁との距離を目測にて判断し決定し
ていた。
〔発明が解決しようとする課題〕
上述した従来の技術では、リードフレームアイランドサ
イズに比べ半導体素子サイズが極端に小さい場合、ダイ
ボンディング位置の初期設定において、作業者による目
測のバラツキが大となる欠点がある。
〔課題を解決するための手段〕
上記課題に対し本発明の樹脂封止型半導体装置用リード
フレームは、アイランド表面に、ダイボンディングされ
る半導体素子のポンディング位置決め用のマーク付けを
している。
〔実施例〕
つぎに本発明を実施例により説明する。
第１図（ａ）は本発明の一実施例のアイランド部分のみ
を示す平面図である。第１図（ａ）において、アイラン
ド１の４つの周辺端から等間隔にそれぞれの辺に平行な
、半導体素子ポンディング位置決め用の６本の部分的直
線マーク７が付けられている。
第１図（ｂ）は同図（ａ）のアイランドに半導体素子を
ボンディングした状態を示す平面図であり、図において
、半導体素子１１は、それの周縁がアイランドｌの周縁
から同じ本数のマーク直線７が見えるように位置させる
ことにより、アイランド１の中心部に正確に位置決めさ
れてダイボンディングされる。
第２図（ａ）は本発明の第２の実施例のアイランド部分
を示す平面図である。第２図（ａ）においては、アイラ
ンド１の四つの角に沿って、等間隔の距離を置いてそれ
ぞれ６重に四角形の角の部分だけを表示したマーク８が
付けられている。本実施例では、第１図の実施例に比べ
、半導体素子の回転方向の位置ズレに対して若干高い位
置精度が得られる効果がある。
テ講・、上記のマークの入れ方については、プレス加工
やエツチングによる刻印、または貫通孔、あるいは捺印
による印字などの方法が用いられる。
〔発明の効果〕
以上説明したように本発明は、リードフレームアイラン
ド表面にマークを付けることにより、半導体素子のダイ
ボンディング位置の初期設定時における作業者間の設定
バラツキを低減させる効果がある。特に、リードフレー
ムの共用化を進める場合等、半導体素子サイズがアイラ
ンドサイズより極端に小さい場合に大きな効果が期待出
来る。
このダイボンディング位置精度が向上する事により、ワ
イヤポンデイグ時のワイヤ長バラツキも低減する事が出
来、安定したワイヤボンディングが行なえる効果が有る
。
６・・・・・・樹脂範囲、７，８・・・・・・位置決め
マーク、１１・・・・・・半導体素子。

Claims (1)

    【特許請求の範囲】
  1. 半導体素子をダイボンディングするアイランドとこのア
    イランドを取囲むように配置された多数のリードとを有
    する半導体装置用リードフレームにおいて、前記アイラ
    ンドのダイボンディング面に、前記ダイボンディングさ
    れる半導体素子のボンディング位置決めに用いられるマ
    ークが付けられていることを特徴とする半導体装置用リ
    ードフレーム。
JP1075387A 1989-03-27 1989-03-27 半導体装置用リードフレーム Pending JPH02253649A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1075387A JPH02253649A (ja) 1989-03-27 1989-03-27 半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1075387A JPH02253649A (ja) 1989-03-27 1989-03-27 半導体装置用リードフレーム

Publications (1)

Publication Number Publication Date
JPH02253649A true JPH02253649A (ja) 1990-10-12

Family

ID=13574732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1075387A Pending JPH02253649A (ja) 1989-03-27 1989-03-27 半導体装置用リードフレーム

Country Status (1)

Country Link
JP (1) JPH02253649A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253390A (ja) * 2012-09-24 2012-12-20 Renesas Electronics Corp 半導体装置の製造方法
JP2013138263A (ja) * 2013-04-08 2013-07-11 Renesas Electronics Corp 樹脂封止型半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6367260B2 (ja) * 1980-09-16 1988-12-23 Toppan Printing Co Ltd

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6367260B2 (ja) * 1980-09-16 1988-12-23 Toppan Printing Co Ltd

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253390A (ja) * 2012-09-24 2012-12-20 Renesas Electronics Corp 半導体装置の製造方法
JP2013138263A (ja) * 2013-04-08 2013-07-11 Renesas Electronics Corp 樹脂封止型半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6448107B1 (en) Pin indicator for leadless leadframe packages
JP7068640B2 (ja) リードフレームおよび半導体装置の製造方法
JPH07249729A (ja) 電子装置
JP7249533B2 (ja) リードフレームおよび半導体装置の製造方法
JP2861350B2 (ja) 半導体装置の製造方法
JPH073645Y2 (ja) 半導体装置用リードフレーム
JPS63276255A (ja) サ−デイプ型半導体装置
JPS6164132A (ja) 半導体装置
JPH0135478Y2 (ja)
JPH0366150A (ja) 半導体集積回路装置
JPH09246457A (ja) リードフレーム
JPH01128450A (ja) 半導体装置の製造方法
JPH08762Y2 (ja) 半導体装置用フレ−ム
JPH09321217A (ja) 半導体装置
JP2019041062A (ja) リードフレームおよび半導体装置の製造方法
JPH0547464Y2 (ja)
JPH02159752A (ja) リードフレーム
KR970003888A (ko) 반도체 리이드 프레임 및 이를 이용한 반도체 소자의 패키징방법
JPH04240756A (ja) リードフレーム
JPS61253838A (ja) 半導体装置用パツケ−ジ
JPH1197608A (ja) 半導体装置用リードフレーム
JP4225794B2 (ja) 半導体装置
JPH02303056A (ja) 半導体集積回路の製造方法
JPH06334100A (ja) 半導体装置及びそのリードフレーム
JPH04102359A (ja) 半導体装置およびその製造方法