JPH02256266A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば表示パネルや電動機を駆動するために
用いられる半導体集積回路装置であって、集積回路装置
の一方の導電形の半導体基板上の一方の導電形の分離層
により接合分離された他方の導電形の半導体領域内にバ
イポーラトランジスタや電界効果トランジスタを作り込
み、半導体領域を１対の半導体層の一方とするダイオー
ドをトランジスタの１対の主端子間に接続するように組
み込むものに関する。

〔従来の技術〕

集積回路装置は小信号を扱うだけでなく、最近では種々
の負荷を直接駆動する用途に広く用いられるようになっ
てきているが、集積回路装置内のトランジスタで負荷電
流を開閉ないしは制御する際の動作を円滑にするため、
負荷のキャパンタンスやリアクタン・スに蓄積されたエ
ネルギをうまく逃がしてやる必要があり、このためフリ
ーホイールングダイオードを負荷を直接制御するトラン
ジスタの１対の主端子間に並列接続するのが有利である
。第３図はかかるフリーホイーリングダイオードを備え
た回路例を示すものである。

第３図は図の中央のキャパシタＣで表された表示パネル
の各画素を駆動する回路であって、１対の電源点■およ
びＥの間に４個のトランジスタ。

この例ではｎｐｎ　）ランジスタＴ１〜Ｔ４がブリ、ジ
状に接続されており、かつブリッジの構成要素としての
各トランジスタにフリーホイーリングダイオードＤ１〜
Ｄ４がそれぞれ並列接続されている。１対の電源点に接
続されるブリッジの対向頂点とは異なる１対の対向頂点
間９図ではトランジスタＴ１とＴ２との相互接続点Ｖ１
２とトランジスタＴ３とＴ４との相互接続点Ｖ３４との
間に負荷としてのキャパシタＣが接続される。

この回路はトランジスタＴ１〜Ｔ４にそれぞれ与えられ
る制御信号８１〜Ｓ４によってキャパシタＣを正負両方
向に充放電するもので、ブリッジ内の対向するトランジ
スタ対ＴｌとＴ４を同時にオンしかつ別の対向するトラ
ンジスタ対Ｔ２とＴ３を同時にオフしてキャパシタＣを
例えば正方向に充電し、逆にトランジスタ対Ｔ１とＴ４
を同時にオフしかつ別のトランジスタ対Ｔ２とＴ３を同
時にオンしてキャパシタＣを負方向に充電する。正方向
に充電されたキャパシタＣを放電させるには、例えばト
ランジスタＴ３のみをオンさせ、図示のようにフリーホ
イーリング電流１をキャパシタＣから接続点Ｖ３４．　
　トランジスタＴ３．　　フリーホイーリングダイオー
ドＤ１および接続点Ｖ１２を経てキャパシタＣに帰るよ
うに流す。同様に、負方向に充電されたキャパシタＣを
放電させるには、トランジスタＴ１のみをオンさせれば
よい。

第４図は、かかる回路を組み込んだ従来の集積回路装置
のトランジスタＴ１およびＴ２とダイオードＤ１および
Ｄ２との組み込み部分を示すものである。

集積回路装置用の半導体基板１は例えば図示のようにｐ
形で、その表面にｎ形の埋込層２を拡散した上でエビタ
キ・シャル層３をｎ形で成長させ、その表面から強いｐ
形の分離層４を基板１に達するよう深く拡散することに
より、エピタキンヤル層を基板１から接合分離された半
導体領域３に分割して、この半導体領域３内にトランジ
スタ等をそれぞれ作り込む。

図の左側の半導体領域３内には、これをコレクタ接続と
してｐ形のベース層７．ｎ形のエミツタ層８およびコレ
クタ接続層１１を（脂えたｎｐｎ　）ランジスタＴ１を
作り込み、その右側の分離層４の表面にはｐ形の接続層
５を拡散して、この接続層５とコレクタ接続Ｆｉｌｌと
の間に分離層４および半導体領域３の相互間のｐｎ接合
を利用したダイオード０１を作り込む。図の右側の半導
体領域３内には、同様にｐ形のベース層７．ｎ形のエミ
ツタ層８およびコレクタ接続層１２を備えるトランジス
タＴ２を作り込み、かつｐ形のダイオード層６を拡散し
てこのダイオード層６とコレクタ接続層１２との間にダ
イオードＤ２を作り込む。

もちろん、集積回路装置内には、かかるトランジスタＴ
１とＴ２およびダイオードＤ１と０２を回路単位として
、多数個の回路単位が組み込まれる。

〔発明が解決しようとする課題〕

ところが上述の従来の集積回路装置では、トランジスタ
に並列接続されたダイオードにフリーホイーリング電流
が流れたときに、集積回路装置内の寄生トランジスタが
導通してむだな電流が消費され、かつその際に回路の誤
動作が起こりやすい問題がある。これを前の第３図およ
び第４図を参照して説明する。

第４図の２個のｎ形の半導体領域３は、いずれも正常時
にはｐ形の基板１や分離層４に対して正の電位にあり、
これによって半導体領域３と基板１ないし分離層４との
間に逆バイアスが掛かっていわゆる接合分離状態にある
。しかし、第３図に示すフリーホイーリング電流１がダ
イオードＤ１を流れると、第４図でいえば接続層５から
分離層４および半導体領域３を通ってコレクタ接続層１
１に抜けるように電流が流れるので、電流１が流れてい
る間に限るが、図の左側の半導体領域３の電位が分離層
４より′も低くなることになる。

さて、図の左右のｎ形の半導体領域３とその間のｐ形の
分離層４とは１個の寄生トランジスタを形成しており、
上の電流はこの寄生トランジスタのベース層である分離
層４からエミツタ層である左側の半導体領域３に流れる
ベース電流にほかならないから、上述のように分離層４
より左側の半導体領域３の電位が低い間に寄生トランジ
スタが導通して、そのコレクタである右側の半導体領域
３からエミッタである左側の半導体領域３間に向けてむ
だな電流が流れることが起こり得るのである。もっとも
、この寄生トランジスタの電流増幅率はあまり高くなく
、そのベース電流であるフリーホイーリング電流１の値
が小さな間は導通しないが、その値がある限度以上に大
きくなった時に導通してしまうのである。

さて、例えば表示パネル駆動用の実際の集積回路装置で
は、前述のように第３図の構造が紙面に直角な方向に多
数個並べて設けられ、それぞれ第３図のキャパンタＣで
表された負荷を駆動する。

従って、上述の寄生トランジスタは異なる負荷を駆動す
るトランジスタが作り込まれた半導体領域間にも存在す
ることになり、ある負荷の駆動回路内に大きなフリーホ
イーリング電流が流れるき、その隣りの負荷に対応する
半導体領域との間の寄生トランジスタも導通して、隣り
の負荷駆動回路にも誤動作を波及させやすい。すなわち
、表示パネルのような場合には、ある画素用の駆動回路
のトラブルがその周辺の画素の表示状態をも狂わせてし
まうことになる。

本発明は、かかる問題を解決して、内部のむだな寄生電
流を減少させて電力消費を低減し、かつ誤動作の危険を
防止できる半導体集積回路装置を提供することを目的と
する。

〔課題を解決するための手段〕

この目的は本発明によれば、以上説明したように一方の
導電形の半導体基板上の一方の導電形の分離層により接
合分離された他方の導電形の半導体領域内にトランジス
タを作り込み、半導体領域を１対の半導体層の一方とす
るダイオードをトランジスタの１対°の主端子間に接続
するように組み込む集積回路装置に対して、ダイオード
の他方の端子用金属電極の分離層との導電接触面の半導
体領域寄りの分離層表面から他方の導電形の補助半導体
層を拡散し、この補助半導体層をダイオード用金属電極
により分離層と短絡することによって達成される。

また、分離層を埋込層と表面からの拡散層（上側拡散層
）とにより形成し、表面からの拡散層の不純物濃度を埋
込層より薄くするのがよい。

上述の補助半導体層を設ける実際の構造としてよ、金属
電極の分離層との導電接触面に一方の導電形の接続層を
拡散し、他方の導電形の補助半導体層をこの接続層に接
しかつそれを取り囲む環状のパターンで、それよりもや
や浅いめに拡散するのが最も望ましい。

〔作用〕

本発明は、従来の集積回路装置ではフリーホイＩＪング
ダイオードに流れる電流がそのまま寄生トランジスタの
ベース電流となるので、寄生トランジスタの電流増幅率
がたとえ低くても、フＩＪ−ホイーリング電流が大きい
と寄生トランジスタが導通してしまう点に問題の主な原
因がある点に着目したものである。

この不都合をなくすため、本発明では上記構成にいう補
助半導体層をダイオード端子用金属電極の分離層との導
電接触面の半導体領域寄りの分離層表面から他方の導電
形で拡散することにより、この補助半導体層と分離層お
よび半導体領域とによっていわば別の寄生トランジスタ
を作り込み、かつ上記構成にいうように補助半導体層を
ダイオード用金属電極で分離層と短絡することにより、
この別の寄生トランジスタをコレクタとベースが短絡さ
れた順方向抵抗が低いダイオード接続の寄生トランジス
タとする。

これによって、フリーホイーリング電流の大部分がこの
別の寄生トランジスタないしは寄生ダイオードに流れ、
問題の寄生トランジスタの方にベース電流として流れ込
む部分が大幅に減少する。

そして、分離層を高濃度の埋込層とこれより低濃度の上
側拡散層とにより形成すれば、よりこのベース電流は減
少する。

本発明は、このように寄生トランジスタに流れ込むベー
ス電流を減少させることにより、大きなフリーホイーリ
ング電流が流れても、寄生トランジスタが導通する危険
がほとんどなくなるようにしたものである。

〔実施例〕

以下、図を参照しながら本発明の実施例を具体的に説明
する。第１図は本発明による半導体集積口ｖｆ！装置の
第４図の中央部に対応する分離層４を中心とする要部の
拡大断面図であり、この分離層が関連する寄生トランジ
スタの等価回路が第２図に示されている。なお、第１図
中の第４図との共通部分には同じ符号が付されており、
前と重複する部分の説明は省略することとする。

第１図において、集積回路装置用のｐ形の半導体基板１
上に成長されたｎ形のエピタキシャル層はｐ形の分離層
４によって図の左右のｎ形の半導体領域３に接合分離な
いしは分割され、それぞれにトランジスタが作り込まれ
る。これら左右の半導体領域３の間にあるｐ形の分離層
４は、通常は１０′９原子／ｃｄ程度の高い表面不純物
濃度で拡散されるが、寄生トランジスタのベース層とな
るその中央部では不純物濃度が１０１６〜１０′７原子
／Ｃイ程度になっているものと考えられる。この分離層
４の表面には、前の第４図の場合と同様にそれをダイオ
ード用の金属電極３０と接続するために強いｐ形で接続
層５が拡散されており、その不純物濃度は例えば１０１
ｓ〜１０２０原子／Ｃｌ１１とされ、その拡散深さは例
えば２〜３μｍとされる。この接続層５とその左側の半
導体領域３内のコレクタ接続層１１との間には、半導体
領域３をｎ形半導体領域とし分離層４をｎ形半導体領域
として、前述のフリーホイーリングダイオード吋が形成
されている。

このダイオード用の接続層５の近傍には、本発明に基づ
いて補助半導体層１０が強いｎ形で拡散され、その不純
物濃度は例えば１０２０〜１０２１原子／　ｃｉとされ
、その深さは接続層５と同程度の２〜３μｍないしは若
干浅いめにされる。この補助半導体層ＩＯはこの例のよ
・うに接続層５に接しかつそれを取り囲むパターンで設
けるのが有利である。通常はアルミの金属電極３０は酸
化膜２０の窓部内でｐ形の接続層５とｎ形の補助半導体
層１０とを図示のように表面で短絡するように設けられ
る。

第１図には、分離層４の内側に寄生トランジスタＴが模
式的に示されており、本発明の場合この寄生トランジス
タＴは、左右の半導体領域３と分離層４とで構成される
前述の寄生トランジスタに対して、左側の半導体領域３
１分離層４および補助半導体層１０とで構成される寄生
トランジスタを図示のように複合化したものになる。両
寄生トランジスタは、ともに左側の半導体領域３をエミ
ッタｅとし分離層４をベースｂとするが、前者の寄生ト
ランジスタは右側の半導体領域３をそのコレクタｃ１と
し、後者の寄生トランジスタは補助半導体層１０をその
コレクタＣ２とする点が異なる。後者の補助半導体層１
０をコレクタＣ２とする寄生トランジスタは、本発明で
はそのコレクタＣ２とベースｂとを金属電極３０で短絡
してダイオード接続トランジスタとする。

第２図はこの寄生トランジスタＴを拡大して示すもので
ある。前の第３図に示したフリーホイーリング電流Ｉが
発生したとき、それがこの寄生トランジスタＴにベース
電流ｉｂとして流入する。図の寄生トランジスタＴは、
前述のベースｂとエミフタｅを共通としコレクタＣ１お
よびＣ２を異にする２個のトランジスタの複合化トラン
ジスタとして示されているが、コレクタＣ２をもつトラ
ンジスタの方はダイオード接続であるから、図で示した
ように１個のダイオードで表すことができる。従って、
寄生トランジスタＴのベースｂに流入するベース電流１
ｂは、このダイオードを流れる電流】ｂ２と、コレクタ
Ｃ１をもつトランジスタにベース電流として流れるｉｂ
ｌとに分流することになる。

なお容易にわかるように、この内の電流ｉｂｌが従来か
らの問題である寄生トランジスタの導通を誘発する原因
となる望ましくないベース電流であり、コレクタＣ２を
もつトランジスタのベース電流ｉｂ２ないしダイオード
への分流電流の方は、かかる問題を起こす・おそれはな
く、逆に本来のフリーホイーリング作用を円滑に進める
上でぜひ必要な電流である。面電流ｉｂｌおよびｌｂ２
の分流比をσつまり１ｂ２＝σ・ｉｂｌとすると、 １ｂｌ＝ｉｂ／　　（１＋７７） となり、分流比を上げることにより問題の原因であるベ
ース電流ｉｂｌを減少できることがわかる。

幸いコレクタｃ２をもつダイオード接続トランジスタは
いわば常に導通しており、そのベース・エミッタ間抵抗
ないしダイオードとしての順方向抵抗をかなり低くとる
ことができ、上記の分流比σを容易に１０以上に上げる
ことができる。これが本発明を実施することにより、コ
レクタｃ１をもつ問題の寄生トランジスタが導通する限
界ベース電流ないしフリーホイーリング電流を従来より
も１桁以上高めて、実際上その導通の危険をなくすこと
ができる理由である。

次に、第５図は、本発明の他の実施例を示す断面図で、
第１図と同一部分には同一符号を付して示す。

第５図において、第１図のものと異なるのは、第１図の
分離層４に対応する分離層が、基板１とエピタキシャル
層３との界面より拡散されたｐ゛埋込層４（ｌｂと、エ
ピタキシャル層３の表面より拡散されたｐ形上側拡散層
４０ａとにより形成されている点である。

この分離層の形成法は、プラズマデイスプレィ駆動用Ｉ
Ｃ等の高耐圧ＩＣではよく使われ、分離層の横方向拡散
幅を小さくし、小形化できる利点があるものである。

そして、　ｐ゛埋込層４０ｂは、１（ｌ１９原子／　ｃ
ｔｌ程度の高い不純物濃度で形成され、上側拡散層４０
ａは、第１図のものと同様表面濃度は１０１８原子／　
ｃｆｆｌ程度と高いが、内部中央部では不純物濃度が１
０１６〜１０１７原子／　ｃｕｔ程度である。

これにより、第１図のものと比較してコレクタＣ２の寄
生トランジスタのｈｐｅがコレクタｃｌの寄生トランジ
スタのｈＦＥより大きくなり、第２図のｉｂｌとｉｂ２
の分流比が上がる。従って、コレクタＣ１の寄生トラン
ジスタのベース電流ｉｂｌをさらに減少させることがで
きる。

以上説明した本発明による半導体集積回路装置は例えば
前述の第３図のような回路構成で実施されるが、トラン
ジスタＴ１〜Ｔ４としては図のようなバイポーラトラン
ジスタに限らず、電界効果トランジスタとくに縦形構成
のものを用いることができる。また、負荷としても図の
キャパシタに限らず電動機等のりアクタンスを持つもの
も駆動することができる。さらに、４個のトランジスタ
を１単位として用いる要は必ずしもなく、場合に応じて
より少ないトランジスタ数で駆動回路を構成することが
できる。

〔発明の効果〕

以上述べたとおり本発明によれば、一方の導電形の半導
体基板上の一方の導電形の分離層により接合分離された
他方の導電形の半導体領域内にトランジスタを作り込み
、半導体領域を１対の半導体層の一方とするダイオード
をトランジスタの１対の主端子間に接続するように組み
込む集積回路装置内において、隣合う半導体領域と中間
の分離層間に寄生するトランジスタがダイオードにフリ
ーホイーリング電流が流れたときに導通ずる不都合をな
くすため、ダイオードの他方の端子用金属電極の分離層
との導電接触面の半導体領域寄りの分離層表面から他方
の導電形の補助半導体層を拡散し、この補助半導体層を
ダイオード用金嘱電橋により分離層と短絡することによ
り、この補助半導体層によって分離層内に作り込まれる
ダイオード接続トランジスタにフリーホイーリング電流
の大部分を分流して、問題の寄生トランジスタへのベー
ス電流の流入を有効に絞ることができ、これによって大
きなフリーホイーリング電流が流れても寄生トランジス
タが導通する危険を実質上なくすことができる。

なお、本発明による補助半導体層は集積回路装置用チッ
プ内では比較的広い面積をもつ分離層内に容易に作り込
むことができ、またその拡販工程もトランジスタやダイ
オード用の半導体層の拡散工程と容易に共通化すること
ができるので、本発明の実施のためにとくにチップサイ
ズを大きくしたり製作工程数を増す必要はない。

本発明は大きなキャパシタンスやりアクタンスをもつ負
荷を駆動する集積回路装置全般に広（適用できるが、と
くに表示パネルの駆動用に適し、本発明の実施によりそ
のむだな消費電力を減少させるとともに、回路の誤動作
による表示の乱れをなくして鮮明で安定した画像を得る
上で高い効果を発を軍することができる。

【図面の簡単な説明】

第１図は本発明による半導体集積回路装置の実施例の要
部拡大断面図、第２図はそれに関連する寄生トランジス
タの等価回路図、第３図は本発明の実施対象例を示す回
路図、第４図は従来技術による第１図に対応する半導体
集積回路装置の一部拡大断面図、第５図は本発明による
半導体集積回路装置の池の実施例の要部拡大断面図であ
る。 １　半導体基板、２　埋込層、３　半導体領域ないしエ
ピタキシャル層、４　分離層、５　ダイオード接続層、
６　ダイオード用半導体層、７ベ一ス層、８　エミツタ
層、ｌＯ補助半導体層、１１、１２　　コレクタ接続層
、２０　　酸化膜、３０　　金属電極、４０ａ、４０ｂ
　　分離層を形成する上側拡散層および埋込層、ｂ　寄
生トランジスタのベース、Ｃ負荷としてのキヤバンク、
Ｃ１，Ｃ２寄生トラ寄生 ンジス 電源点、 ンジスタのコレクタ、Ｄ１〜Ｄ４　　ダイオード、接地
点、ｅ　寄生トランジスタのエミフタ、フリーホイーリ
ング電流、ｉｂ、　　ｉｂ　］　、　ｉｂ　２トランジ
スタのベース電流、８１〜Ｓ４トラタ制御信号、Ｔ１〜
Ｔ４トランジスタ、Ｖ第１図 第３図 第２図 第４図

Claims (1)

1. 【特許請求の範囲】 １）集積回路装置の一方の導電形の半導体基板上の一方
   の導電形の分離層により接合分離された他方の導電形の
   半導体領域内にトランジスタを作り込み、半導体領域を
   １対の半導体層の一方とするダイオードをトランジスタ
   の１対の主端子間に接続するように組み込むものにおい
   て、ダイオードの他方の端子用金属電極の分離層との導
   電接触面の半導体領域寄りの分離層表面から他方の導電
   形の補助半導体層を拡散し、この補助半導体層をダイオ
   ード用金属電極により分離層と短絡したことを特徴とす
   る半導体集積回路装置。 ２）請求項第１項に記載の装置において、一方の導電形
   の分離層を、埋込層と表面からの拡散層とにより形成し
   、表面からの拡散層の不純物濃度を埋込層の濃度より薄
   くしたことを特徴とする半導体集積回路装置。