JPH02256314A - パルス発生装置 - Google Patents
パルス発生装置Info
- Publication number
- JPH02256314A JPH02256314A JP7701689A JP7701689A JPH02256314A JP H02256314 A JPH02256314 A JP H02256314A JP 7701689 A JP7701689 A JP 7701689A JP 7701689 A JP7701689 A JP 7701689A JP H02256314 A JPH02256314 A JP H02256314A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- circuit
- pulses
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 13
- 230000003247 decreasing effect Effects 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＰＷＭ（ｐｕｌｓｅ ｗｉｄｔｈｍｏｄｕ
］ ａ ｔ ｉ ｏｎ）信号を発生するパルス発生装
置に関する。
］ ａ ｔ ｉ ｏｎ）信号を発生するパルス発生装
置に関する。
［従来の技術］
ＰＷＭ信号は、モータの回転制御やスイッチングレギュ
レータの昇圧制御等の制御信号として従来より用いられ
ている。すなわち、モータやスイッチングレギュレータ
等の機器がらの信号を受けて、機器の動作状態が最適に
なるようにＰＷＭ信号のパルス幅を変えるものである。
レータの昇圧制御等の制御信号として従来より用いられ
ている。すなわち、モータやスイッチングレギュレータ
等の機器がらの信号を受けて、機器の動作状態が最適に
なるようにＰＷＭ信号のパルス幅を変えるものである。
従来のＰＷＭ信号発生装置では、マイクロコンピュータ
を用いて、ソフトウェアにより所望のパルス幅を設定し
ていた。
を用いて、ソフトウェアにより所望のパルス幅を設定し
ていた。
［解決しようとする課題］
ソフトウェアでＰＷＭ信号のパルス幅を設定した場合、
高速処理を行うことができないため、パルス幅の短いＰ
ＷＭ信号を得ることが難しい。従って、高速のＰＷＭ信
号が要求されるときには、従来のものでは対応すること
ができながった。
高速処理を行うことができないため、パルス幅の短いＰ
ＷＭ信号を得ることが難しい。従って、高速のＰＷＭ信
号が要求されるときには、従来のものでは対応すること
ができながった。
本発明の目的は、高速のＰＷＭ信号を発生するパルス発
生装置を得ることである。
生装置を得ることである。
［課題を解決するための手段］
本発明におけるパルス発生装置は、一定周期のパルスを
生じる第１のパルス発生回路と、上記第１のパルス発生
回路で生じるパルスとは異なった位相のパルスを生じる
第２のパルス発生回路と、上記第２のパルス発生回路で
生じるパルスの位相を制御する制御回路と、上記第１の
パルス発生回路および上記第２のパルス発生回路で生じ
るパルスの位相差に応じてパルス幅変調されたパルスを
生じる第３のパルス発生回路とからなる。
生じる第１のパルス発生回路と、上記第１のパルス発生
回路で生じるパルスとは異なった位相のパルスを生じる
第２のパルス発生回路と、上記第２のパルス発生回路で
生じるパルスの位相を制御する制御回路と、上記第１の
パルス発生回路および上記第２のパルス発生回路で生じ
るパルスの位相差に応じてパルス幅変調されたパルスを
生じる第３のパルス発生回路とからなる。
［実施例］
以下、図面に基いて本発明の一実施例の説明を行なう。
第１図は実施例の構成を示したものである。
ＭＤはモード指定回路であり、モータやスイッチングレ
ギュレータ等の機器からの信号を受けて、ＰＷＭ信号の
パルス幅を制御する各モードを指定するものである。
ギュレータ等の機器からの信号を受けて、ＰＷＭ信号の
パルス幅を制御する各モードを指定するものである。
ＣＴＩは第１のパルス発生回路であり、一定周期のパル
スを生じるものである。本実施例では、この第１のパル
ス発生回路として１７進のカウンタを用い、基準クロッ
ク信号（周波数ｆＯ）をカウントして一定周期のパルス
を生成している。
スを生じるものである。本実施例では、この第１のパル
ス発生回路として１７進のカウンタを用い、基準クロッ
ク信号（周波数ｆＯ）をカウントして一定周期のパルス
を生成している。
ＴＲは変換回路であり、上記モード指定回路ＭＤからの
各信号に対応して、上記第１のパルス発生回路ＣＴ１か
らの信号を所定の信号に変換するものである。
各信号に対応して、上記第１のパルス発生回路ＣＴ１か
らの信号を所定の信号に変換するものである。
ＧＴはゲート回路であり、基準クロック信号と上記変換
回路ＴＲの出力信号とを入力して、両信号の論理積を出
力するものである。
回路ＴＲの出力信号とを入力して、両信号の論理積を出
力するものである。
上記変換回路ＴＲと上記ゲート回路ＧＴとにより制御回
路ＣＲが構成され、後述の第２のパルス発生回路で生じ
るパルスの位相を制御する。
路ＣＲが構成され、後述の第２のパルス発生回路で生じ
るパルスの位相を制御する。
ＧＴ２は第２のパルス発生回路であり、上記第１のパル
ス発生回路ＣＴＩで生じるパルスとは異なった位相のパ
ルスを生じるものである。本実施例では、この第２のパ
ルス発生回路ＣＴ２として１６進のカウンタを用い、上
記ゲート回路ＧＴの出力信号をカウントしている。
ス発生回路ＣＴＩで生じるパルスとは異なった位相のパ
ルスを生じるものである。本実施例では、この第２のパ
ルス発生回路ＣＴ２として１６進のカウンタを用い、上
記ゲート回路ＧＴの出力信号をカウントしている。
ＦＦは第３のパルス発生回路であり、上記第１のパルス
発生回路ＣＴＩおよび上記第２のパルス発生回路ＣＴ２
で生じるパルスの位相差に応じてパルス幅変調されたＰ
ＷＭ信号を生成するものである。本実施例では、この第
３のパルス発生回路ＦＦとしてＲ３型フリップフロップ
を用い、セット入力“Ｓ”に上記第１のパルス発生回路
ＣＴＩの出力信号を、リセット入力“Ｒｏに上記第２の
パルス発生回路ＣＴ２の出力信号を、それぞれ入力して
いる。
発生回路ＣＴＩおよび上記第２のパルス発生回路ＣＴ２
で生じるパルスの位相差に応じてパルス幅変調されたＰ
ＷＭ信号を生成するものである。本実施例では、この第
３のパルス発生回路ＦＦとしてＲ３型フリップフロップ
を用い、セット入力“Ｓ”に上記第１のパルス発生回路
ＣＴＩの出力信号を、リセット入力“Ｒｏに上記第２の
パルス発生回路ＣＴ２の出力信号を、それぞれ入力して
いる。
つぎに、第２図に示したタイムチャートを参照して、本
実施例の動作を説明する。なお、第２図のａ −ｆは、
それぞれ第１図におけるａ ％ ｆ点における信号波形
を示したものである。
実施例の動作を説明する。なお、第２図のａ −ｆは、
それぞれ第１図におけるａ ％ ｆ点における信号波形
を示したものである。
モード指定回路ＭＤでは、モータやスイッチングレギュ
レータ等の機器からの信号を受けて、ＰＷＭ信号のパル
ス幅を制御する各モードに対応したモード指定信号を出
力する。
レータ等の機器からの信号を受けて、ＰＷＭ信号のパル
ス幅を制御する各モードに対応したモード指定信号を出
力する。
モード指定回路ＭＤで指定されるモードには、ＰＷＭ信
号のパルス幅を増加するアップモード、ＰＷＭ信号のパ
ルス幅を減少するダウンモード、ＰＷＭ信号のパルス幅
を保持するストップモードの３種類がある。
号のパルス幅を増加するアップモード、ＰＷＭ信号のパ
ルス幅を減少するダウンモード、ＰＷＭ信号のパルス幅
を保持するストップモードの３種類がある。
以下、上記３種類のモードが指定された場合の動作につ
いてそれぞれ説明する。なお、第２図に示した各−タイ
ムチャート（Ａ）、（Ｂ）および（Ｃ）は、それぞれア
ップモード、ダウンモードおよびストップモードを示し
たものである。
いてそれぞれ説明する。なお、第２図に示した各−タイ
ムチャート（Ａ）、（Ｂ）および（Ｃ）は、それぞれア
ップモード、ダウンモードおよびストップモードを示し
たものである。
（Ａ）アップモード
モード指定回路ＭＤによりアップモードが指定されると
、変換回路ＴＲからは第２図（Ａ）に示す信号すが出力
され、ゲート回路ＧＴの一方の入力端子に入力される。
、変換回路ＴＲからは第２図（Ａ）に示す信号すが出力
され、ゲート回路ＧＴの一方の入力端子に入力される。
ゲート回路ＧＴの他方の入力端子には周波数ｆＯの基準
クロック信号ａが人力される。変換回路ＴＲから出力さ
れる信号すは常に“１ｍであるため、第２のパルス発生
回路ＣＴ２には、基準クロック信号ａがそのまま人力さ
れる。第２のパルス発生回路ＣＴ２では、第２図（Ａ）
のＣに示されるように、ゲート回路ＧＴの出力信号が入
力される毎にカウントアツプされる。
クロック信号ａが人力される。変換回路ＴＲから出力さ
れる信号すは常に“１ｍであるため、第２のパルス発生
回路ＣＴ２には、基準クロック信号ａがそのまま人力さ
れる。第２のパルス発生回路ＣＴ２では、第２図（Ａ）
のＣに示されるように、ゲート回路ＧＴの出力信号が入
力される毎にカウントアツプされる。
カウンタの値が１６進数で“Ｆ”になると、第２図（Ａ
）に示す信号ｄが出力され、第３のパルス発生回路ＦＦ
がセットされて、その出力Ｑが“１″になる。一方、第
１のパルス発生回路ＣＴＩでは、基準クロック信号ａが
入力される毎にカウントアツプされる。カウンタの値が
１６進数で“１０″になると、第２図（Ａ）に示す信号
ｅが出力され、第３のパルス発生回路ＦＦがリセットさ
れて、その出力Ｑが“０°になる。
）に示す信号ｄが出力され、第３のパルス発生回路ＦＦ
がセットされて、その出力Ｑが“１″になる。一方、第
１のパルス発生回路ＣＴＩでは、基準クロック信号ａが
入力される毎にカウントアツプされる。カウンタの値が
１６進数で“１０″になると、第２図（Ａ）に示す信号
ｅが出力され、第３のパルス発生回路ＦＦがリセットさ
れて、その出力Ｑが“０°になる。
以上の動作により、第３のパルス発生回路ＦＦからは、
第２図（Ａ）に示す信号ｆがＰＷＭ信号として出力され
る。
第２図（Ａ）に示す信号ｆがＰＷＭ信号として出力され
る。
このように、アップモードでは、基準クロックＭ 号ａ
の１６パルス毎に第２のパルス発生回路ＣＴ２からパル
スが生じ（第２図（Ａ）ｄ） 、一方、基準クロック信
号ａの１７パルス毎に第１のパルス発生回路ＣＴＩから
パルスが生じる（第２図（Ａ）ｅ）。従って、両パルス
間の位相差はしだいに増加する。第３のパルス発生回路
ＦＦは両パルスによりセットおよびリセットされるため
、第３のパルス発生回路ＦＦから出力されるＰＷＭ信号
のパルス幅もしだいに増加する。
の１６パルス毎に第２のパルス発生回路ＣＴ２からパル
スが生じ（第２図（Ａ）ｄ） 、一方、基準クロック信
号ａの１７パルス毎に第１のパルス発生回路ＣＴＩから
パルスが生じる（第２図（Ａ）ｅ）。従って、両パルス
間の位相差はしだいに増加する。第３のパルス発生回路
ＦＦは両パルスによりセットおよびリセットされるため
、第３のパルス発生回路ＦＦから出力されるＰＷＭ信号
のパルス幅もしだいに増加する。
（Ｂ）ダウンモード
モード指定回路ＭＤによりダウンモードが指定されると
、変換回路ＴＲからは第２図（Ｂ）に示す信号すが出力
され、ゲート回路ＣＡＴの一方の入力端子に入力される
。ゲート回路ＧＴの他方の入力端子には周波数ｆＯの基
準クロック信号ａが入力される。変換回路ＴＲから出力
される信号すは、基準クロック信号ａの２パルス分の期
間°０”である。そのため、変換回路ＴＲから出力され
る信号すが“０°の期間では、第２のパルス発生回路Ｃ
Ｔ２には、クロックパルスが入力されない。従って、第
２のパルス発生回路ＣＴ２では、第２図（Ｂ）のＣに示
されるように、基準クロック信号ａの２パルス分の期間
カウント動作が行なわれない。カウンタの値が１６進数
で“Ｆ“になると、第２図（Ｂ）に示す信号ｄが出力さ
れ、第３のパルス発生回路ＦＦがセットされて、その出
力Ｑが“１”になる。一方、第１のパルス発生回路ＣＴ
１では、基準クロック信号ａが入力される毎にカウント
アツプされる。カウンタの値が１６進数で“１０″にな
ると、第２図（Ｂ）に示す信号ｅが出力され、第３のパ
ルス発生回路ＦＦがリセットされて、その出力Ｑが“０
″になる。
、変換回路ＴＲからは第２図（Ｂ）に示す信号すが出力
され、ゲート回路ＣＡＴの一方の入力端子に入力される
。ゲート回路ＧＴの他方の入力端子には周波数ｆＯの基
準クロック信号ａが入力される。変換回路ＴＲから出力
される信号すは、基準クロック信号ａの２パルス分の期
間°０”である。そのため、変換回路ＴＲから出力され
る信号すが“０°の期間では、第２のパルス発生回路Ｃ
Ｔ２には、クロックパルスが入力されない。従って、第
２のパルス発生回路ＣＴ２では、第２図（Ｂ）のＣに示
されるように、基準クロック信号ａの２パルス分の期間
カウント動作が行なわれない。カウンタの値が１６進数
で“Ｆ“になると、第２図（Ｂ）に示す信号ｄが出力さ
れ、第３のパルス発生回路ＦＦがセットされて、その出
力Ｑが“１”になる。一方、第１のパルス発生回路ＣＴ
１では、基準クロック信号ａが入力される毎にカウント
アツプされる。カウンタの値が１６進数で“１０″にな
ると、第２図（Ｂ）に示す信号ｅが出力され、第３のパ
ルス発生回路ＦＦがリセットされて、その出力Ｑが“０
″になる。
以上の動作により、第３のパルス発生回路ＦＦからは、
第２図（Ｂ）に示す信号ｆがＰＷＭ信号として出力され
る。
第２図（Ｂ）に示す信号ｆがＰＷＭ信号として出力され
る。
このように、ダウンモードでは、２！準クりック信号ａ
の１８パルス毎に第２のパルス発生回路ＣＴ２からパル
スが生じ（第２図（Ｂ）ｄ）、一方、基準クロック信号
ａの１７パルス毎に第１のパルス発生回路ＣＴＩからパ
ルスが生じる（第２図（Ｂ）ｅ）。従って、両パルス間
の位相差はしだいに減少する。第３のパルス発生回路Ｆ
Ｆは両パルスによりセットおよびリセットされるため、
第３のパルス発生回路ＦＦから出力されるＰＷＭ信号の
パルス幅もしだいに減少する。
の１８パルス毎に第２のパルス発生回路ＣＴ２からパル
スが生じ（第２図（Ｂ）ｄ）、一方、基準クロック信号
ａの１７パルス毎に第１のパルス発生回路ＣＴＩからパ
ルスが生じる（第２図（Ｂ）ｅ）。従って、両パルス間
の位相差はしだいに減少する。第３のパルス発生回路Ｆ
Ｆは両パルスによりセットおよびリセットされるため、
第３のパルス発生回路ＦＦから出力されるＰＷＭ信号の
パルス幅もしだいに減少する。
（Ｃ）ストップモード
モード指定回路ＭＤによりストップモードが指定される
と、変換回路ＴＲからは第２図（Ｃ）に示す信号すが出
力され、ゲート回路ＧＴの一方の入力端子に入力される
。ゲート回路ＧＴの他方の入力端子には周波数ｆＯの基
準クロック信号ａが入力される。変換回路ＴＲから出力
される信号すは、基準クロック信号ａの１パルス分の期
間“０゜である。そのため、変換回路ＴＲから出力され
る信号すが“０”の期間では、第２のパルス発生回路Ｃ
Ｔ２には、クロックパルスが人力されない。
と、変換回路ＴＲからは第２図（Ｃ）に示す信号すが出
力され、ゲート回路ＧＴの一方の入力端子に入力される
。ゲート回路ＧＴの他方の入力端子には周波数ｆＯの基
準クロック信号ａが入力される。変換回路ＴＲから出力
される信号すは、基準クロック信号ａの１パルス分の期
間“０゜である。そのため、変換回路ＴＲから出力され
る信号すが“０”の期間では、第２のパルス発生回路Ｃ
Ｔ２には、クロックパルスが人力されない。
従って、第２のパルス発生回路ＣＴ２では、第２図（Ｃ
）のＣに示されるように、基準クロック信号ａの１パル
ス分の期間カウント動作が行なわれない。カウンタの値
が１６進数で“Ｆ”になると、第２図（Ｃ）に示す信号
ｄが出力され、第３のパルス発生回路ＦＦがセントされ
て、その出力Ｑが“１″になる。一方、第１のパルス発
生回路ＣＴ１では、基準クロック信号ａが入力される毎
にカウントアツプされる。カウンタの値が１６進数で“
１０＃になると、第２図（Ｃ）に示す信号ｅが出力され
、第３のパルス発生回路ＦＦがリセ・ソトされて、その
出力Ｑが°０”になる。
）のＣに示されるように、基準クロック信号ａの１パル
ス分の期間カウント動作が行なわれない。カウンタの値
が１６進数で“Ｆ”になると、第２図（Ｃ）に示す信号
ｄが出力され、第３のパルス発生回路ＦＦがセントされ
て、その出力Ｑが“１″になる。一方、第１のパルス発
生回路ＣＴ１では、基準クロック信号ａが入力される毎
にカウントアツプされる。カウンタの値が１６進数で“
１０＃になると、第２図（Ｃ）に示す信号ｅが出力され
、第３のパルス発生回路ＦＦがリセ・ソトされて、その
出力Ｑが°０”になる。
以上の動作により、第３のパルス発生回路ＦＦからは、
第２図（Ｃ）に示す信号ｆがＰＷＭ信号として出力され
る。
第２図（Ｃ）に示す信号ｆがＰＷＭ信号として出力され
る。
このように、ストップモードでは、基準クロック信号ａ
の１７パルス毎に第２のパルス発生回路ＣＴ２からパル
スが生じ（第２図（Ｃ）ｄ） 、−方、基準クロック信
号ａの１７パルス毎に第１のパルス発生回路ＣＴＩから
パルスが生じる（第２図（Ｃ）ｅ）。従って、両パルス
間の位相差は変化せず、第３のパルス発生回路ＦＦから
出力されるＰＷＭ信号のパルス幅も変化しない。
の１７パルス毎に第２のパルス発生回路ＣＴ２からパル
スが生じ（第２図（Ｃ）ｄ） 、−方、基準クロック信
号ａの１７パルス毎に第１のパルス発生回路ＣＴＩから
パルスが生じる（第２図（Ｃ）ｅ）。従って、両パルス
間の位相差は変化せず、第３のパルス発生回路ＦＦから
出力されるＰＷＭ信号のパルス幅も変化しない。
以上述べたように、アップモード、ダウンモードおよび
ストップモードに対応して、ＰＷＭ信号のパルス幅が、
それぞれ増加、減少および保持され、ＰＷＭ信号のパル
ス幅変調が行われる。
ストップモードに対応して、ＰＷＭ信号のパルス幅が、
それぞれ増加、減少および保持され、ＰＷＭ信号のパル
ス幅変調が行われる。
［効果］
本発明では、二つのパルス発生回路から生じるパルスの
位相差に応じてＰＷＭ信号のパルス幅を制御するため、
簡単な回路構成で高速のＰＷＭ信号を発生することがで
きる。
位相差に応じてＰＷＭ信号のパルス幅を制御するため、
簡単な回路構成で高速のＰＷＭ信号を発生することがで
きる。
第１図は本発明の一実施例を示した電気回路図、第２図
は第１図の動作を示すタイムチャートである。 ＣＴＩ・・・第１のパルス発生回路 ＣＴ２・・・第２のパルス発生回路 ＣＲ・・・・・・制御回路 ＦＦ・・・・・・第３のパルス発生回路以上
は第１図の動作を示すタイムチャートである。 ＣＴＩ・・・第１のパルス発生回路 ＣＴ２・・・第２のパルス発生回路 ＣＲ・・・・・・制御回路 ＦＦ・・・・・・第３のパルス発生回路以上
Claims (1)
- 【特許請求の範囲】 一定周期のパルスを生じる第１のパルス発生回路と、 上記第１のパルス発生回路で生じるパルスとは異なった
位相のパルスを生じる第２のパルス発生回路と、 上記第２のパルス発生回路で生じるパルスの位相を制御
する制御回路と、 上記第１のパルス発生回路および上記第２のパルス発生
回路で生じるパルスの位相差に応じてパルス幅変調され
たパルスを生じる第３のパルス発生回路とからなるパル
ス発生装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7701689A JPH02256314A (ja) | 1989-03-29 | 1989-03-29 | パルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7701689A JPH02256314A (ja) | 1989-03-29 | 1989-03-29 | パルス発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02256314A true JPH02256314A (ja) | 1990-10-17 |
Family
ID=13621960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7701689A Pending JPH02256314A (ja) | 1989-03-29 | 1989-03-29 | パルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02256314A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5350369U (ja) * | 1976-09-30 | 1978-04-27 | ||
| JPS5651679A (en) * | 1979-10-03 | 1981-05-09 | Hitachi Ltd | Measuring circuit for minimum operation pulse |
-
1989
- 1989-03-29 JP JP7701689A patent/JPH02256314A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5350369U (ja) * | 1976-09-30 | 1978-04-27 | ||
| JPS5651679A (en) * | 1979-10-03 | 1981-05-09 | Hitachi Ltd | Measuring circuit for minimum operation pulse |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4364109A (en) | Control device of inverters | |
| US4419615A (en) | Method of controlling pulse width modulated inverter for use in induction motor drive | |
| JPS5843177A (ja) | 出力駆動段によつて制御される消費機器のための電流調節回路 | |
| US4553198A (en) | Power converter symmetry correction circuit | |
| US4244016A (en) | Sine-wave static converter | |
| JPS59104824A (ja) | 三角波発生器 | |
| JPH04248328A (ja) | 携帯用発電機 | |
| US4268900A (en) | Device for controlling a plurality of converters | |
| SU720636A1 (ru) | Стабилизированный по напр жению трехфазный мостовой инвертор | |
| KR0168082B1 (ko) | 디지탈 펄스폭변조신호 발생장치 | |
| KR0183747B1 (ko) | 클럭 펄스의 주파수 변환방법 및 회로 | |
| JPS60176481A (ja) | モ−タの回転制御装置 | |
| JPS61132097A (ja) | パルスモ−タ用パルス発生回路 | |
| SU1598096A1 (ru) | Формирователь многофазного синусоидального напр жени дл частотно-управл емого электропривода | |
| EP0036424B1 (en) | Circuit arrangement for an asynchronous motor drive with variable speed | |
| RU2127940C1 (ru) | Электропривод | |
| JPS63139417A (ja) | パルス発生回路 | |
| SU1126925A1 (ru) | Нелинейное корректирующее устройство | |
| JPS6041557B2 (ja) | モ−タの速度制御装置 | |
| SU1198697A1 (ru) | "цифpoboй tиpиctophый peгуляtop moщhoctи" | |
| JPS59185194A (ja) | 半導体素子の点弧パルス制御方式 | |
| JPH0449348B2 (ja) | ||
| JP2805874B2 (ja) | スイッチングレギュレータ | |
| RU1823129C (ru) | Двухчастотный генератор дл лечени заболеваний методом Немека | |
| JPH01103733A (ja) | アナログ入力回路 |