JPH0225921A - バレルシフタ - Google Patents
バレルシフタInfo
- Publication number
- JPH0225921A JPH0225921A JP63175222A JP17522288A JPH0225921A JP H0225921 A JPH0225921 A JP H0225921A JP 63175222 A JP63175222 A JP 63175222A JP 17522288 A JP17522288 A JP 17522288A JP H0225921 A JPH0225921 A JP H0225921A
- Authority
- JP
- Japan
- Prior art keywords
- barrel shifter
- input
- input register
- register
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
- G06F5/015—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising having at least two separately controlled shifting levels, e.g. using shifting matrices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Shift Register Type Memory (AREA)
- Complex Calculations (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的］
（産業上の利用分野）
本発明はバレルシフタ、特にマイクロブロセッナ用のＬ
ＳＩに搭載するバレルシフタにおいて効率的な配線を行
い、回路の利用面積を上げたバレルシフタに関するもの
である。
ＳＩに搭載するバレルシフタにおいて効率的な配線を行
い、回路の利用面積を上げたバレルシフタに関するもの
である。
（従来の技術）
従来のバレルシフタにおいでは、その構成上、入力側の
回路幅が出力側の回路幅よりも広くなっているため出力
側または入力側の配線の「折り曲げ領域Ｊが必要である
上に、バレルシフタ自体の回路の特定部分が有効に利用
できない問題点が残されていた。
回路幅が出力側の回路幅よりも広くなっているため出力
側または入力側の配線の「折り曲げ領域Ｊが必要である
上に、バレルシフタ自体の回路の特定部分が有効に利用
できない問題点が残されていた。
上記問題点を明確にするために、まず、バレルシフタの
動作原理を説明する。
動作原理を説明する。
第４図は従来のバレルシフタの動作図である。
左シフトを行なう場合には、始めに低位側の入力レジス
タ１にシフトＪべきデータを設定し、高位側の入力レジ
スタ２にシフトインデータとしてオールＯを設定してお
く。こうしておいて、例えば２ビット左方向にシフトさ
せた結果の出力が出力部３に得られる。
タ１にシフトＪべきデータを設定し、高位側の入力レジ
スタ２にシフトインデータとしてオールＯを設定してお
く。こうしておいて、例えば２ビット左方向にシフトさ
せた結果の出力が出力部３に得られる。
同様に右方向のシフト動作を第５図に承り。すなわち、
右シフトを行なう場合には、低位側の入力レジスタ１に
シフトデータとしてオールＯまたはＭＳＢ （最上位ビ
ット）の符号拡張した数を入れておき、高位側の入力レ
ジスタ２にはシフト１べきデータを入れでおく。このよ
うにしておいて２ビット右方向にシフトされた結果の出
力は出力部３に得られる。
右シフトを行なう場合には、低位側の入力レジスタ１に
シフトデータとしてオールＯまたはＭＳＢ （最上位ビ
ット）の符号拡張した数を入れておき、高位側の入力レ
ジスタ２にはシフト１べきデータを入れでおく。このよ
うにしておいて２ビット右方向にシフトされた結果の出
力は出力部３に得られる。
このようなシフトを行なう従来のバレルシフタの構成を
第６図に丞す。同図において、１は低位側入力レジスタ
、２は高位側入力レジスタ、３はバレルシフタ、４はバ
スドライバを示す。
第６図に丞す。同図において、１は低位側入力レジスタ
、２は高位側入力レジスタ、３はバレルシフタ、４はバ
スドライバを示す。
低位側入力レジスタ１にはバス線ＬＢｏ＝ＬＢ３１を通
してデータ入力し高位側入力レジスタ２には、バス線Ｈ
Ｂｏ”−ＨＢ：＋＋を通してデータ入力する。又バレル
シフタの出力はＬＢｏ〜ＬＢ３１バス、Ｆ−ＩＢｏ −
１−Ｈ８３１のバスへそれぞれ出力すると、バレルシフ
タの入出力部１．１人出カラインのバス幅で決ってしま
い、且つバレルシフタの出力は３２ｂｉｔの幅で出力し
ているのにもかかわらず、ＬＢババスＨＢババス方へ出
力する為、Ｈ８バス用に更に３２ｂｉｔ折り曲げて出力
する為、折り曲げ用のスペースが必要である。
してデータ入力し高位側入力レジスタ２には、バス線Ｈ
Ｂｏ”−ＨＢ：＋＋を通してデータ入力する。又バレル
シフタの出力はＬＢｏ〜ＬＢ３１バス、Ｆ−ＩＢｏ −
１−Ｈ８３１のバスへそれぞれ出力すると、バレルシフ
タの入出力部１．１人出カラインのバス幅で決ってしま
い、且つバレルシフタの出力は３２ｂｉｔの幅で出力し
ているのにもかかわらず、ＬＢババスＨＢババス方へ出
力する為、Ｈ８バス用に更に３２ｂｉｔ折り曲げて出力
する為、折り曲げ用のスペースが必要である。
ただし、ＬＢババスＨＢババスＬＳＩ設計の上でパター
ン面積を小さくする為に点線で示すようにバレルシフタ
の上を通過しているものとする。
ン面積を小さくする為に点線で示すようにバレルシフタ
の上を通過しているものとする。
（発明が解決しようとする課題）
また、バレルシフタ３の全体的な構成は第６図に示すよ
うに入力側が広く出力側が狭い構成となってしまい、バ
レルシフタ３の特定部分、すなまた、バレルシフタ３の
シフト出力を、バスドライバー４を介して高位側バスＨ
Ｂまたは低位側バスＬＢ双方に出力する場合には、同図
に示づようにバスドライバー４の入力側の配線領域にお
いてＦ折り曲げ領域」が必要であった。
うに入力側が広く出力側が狭い構成となってしまい、バ
レルシフタ３の特定部分、すなまた、バレルシフタ３の
シフト出力を、バスドライバー４を介して高位側バスＨ
Ｂまたは低位側バスＬＢ双方に出力する場合には、同図
に示づようにバスドライバー４の入力側の配線領域にお
いてＦ折り曲げ領域」が必要であった。
一方、ＬＢババスＨＢババス交互に配線し、バス配線の
面積縮小を考え第７図に承りように低位側レジスタ１に
はバス線ＬＢｏ〜ＬＢ３１ とＨＢＯ〜ＨＢ３ ＋を交
互に与えるような構成にすると、バスドライバー４のビ
ット長は短くなると共にバスドライバー４の入力側の折
り曲げ領域は不要となる。しかしながら、第７図に示す
ように、高位側入力レジスタ２の入力側に折り曲げ領域
を設けなければならず、配線上、効率的でなかった。し
かもバレルシフタ３の斜線で示した領域も依然として、
有効に利用できない点で第６図のものと、差したる相違
はなかった。
面積縮小を考え第７図に承りように低位側レジスタ１に
はバス線ＬＢｏ〜ＬＢ３１ とＨＢＯ〜ＨＢ３ ＋を交
互に与えるような構成にすると、バスドライバー４のビ
ット長は短くなると共にバスドライバー４の入力側の折
り曲げ領域は不要となる。しかしながら、第７図に示す
ように、高位側入力レジスタ２の入力側に折り曲げ領域
を設けなければならず、配線上、効率的でなかった。し
かもバレルシフタ３の斜線で示した領域も依然として、
有効に利用できない点で第６図のものと、差したる相違
はなかった。
上記した如く、従来のバレルシフタにおいては、その入
力側の回路幅が広く、出力側の回路幅が秋いために折り
曲げ部分の配線が必要であった。
力側の回路幅が広く、出力側の回路幅が秋いために折り
曲げ部分の配線が必要であった。
本発明においては、バレルシフタの構成を改良すると共
に入力レジスタ側の高位入力と低位入力とを交互に配置
して回路面積の有効利用を目的としている。
に入力レジスタ側の高位入力と低位入力とを交互に配置
して回路面積の有効利用を目的としている。
［発明の構成］
（課題を解決するための手段）
前記問題を解決するため本発明によるバレルシフタは、
低位入力レジスタ、高位入力レジスタ、シフト制御入力
を有づるバレルシフタ、バスドライバーを有しており、
低位入力レジスタと、高位入力レジスタを並列に配置し
て低位入力ビット線、および高位入力ビット線とを交互
に入力レジスタへ接続すると共にバレルシフタの本体の
構成も、従来の高位入力レジスタの入力ビット数に対応
づる点線部分の配線を斜線で示したバレルレジスタ内の
領域に折り込んだ形になっている。
低位入力レジスタ、高位入力レジスタ、シフト制御入力
を有づるバレルシフタ、バスドライバーを有しており、
低位入力レジスタと、高位入力レジスタを並列に配置し
て低位入力ビット線、および高位入力ビット線とを交互
に入力レジスタへ接続すると共にバレルシフタの本体の
構成も、従来の高位入力レジスタの入力ビット数に対応
づる点線部分の配線を斜線で示したバレルレジスタ内の
領域に折り込んだ形になっている。
このような構成によって、バレルシフタ自体の配線のた
めのスペースが有効に利用できる。
めのスペースが有効に利用できる。
（作用ン
バレルシフタの入力幅は入力レジスタのビット幅で制限
されるので、本発明のように突出した配線領域をバレル
シフタ内に折り込むことによって効率のよいスペースの
利用が可能となっている。
されるので、本発明のように突出した配線領域をバレル
シフタ内に折り込むことによって効率のよいスペースの
利用が可能となっている。
そして動作においては、シフト制御入力＄１で１ヒツト
シフトを、Ｓ２は２ビットシフト、Ｓ４は４ビットシフ
ト、Ｓ８は８ビットシフト、Ｓ ＋ｅは１６ビットシフ
トを行なっている。なお、バスドライバー１３のＬＢ大
入力Ｌｅａ〜３１バスへの出力の制御を、ＨＢ大入力Ｈ
Ｂｏ〜３１バスへの出力の制御を行なっている。
シフトを、Ｓ２は２ビットシフト、Ｓ４は４ビットシフ
ト、Ｓ８は８ビットシフト、Ｓ ＋ｅは１６ビットシフ
トを行なっている。なお、バスドライバー１３のＬＢ大
入力Ｌｅａ〜３１バスへの出力の制御を、ＨＢ大入力Ｈ
Ｂｏ〜３１バスへの出力の制御を行なっている。
（実施例）
第１図は本発明によるバレルシフタの基本構成を示す。
同図において、１０は低位入力レジスタ、１１は高位入
力レジスタ、１２はシフト制御入力を有するバレルシフ
タ、１３はバスドライバーを示す。
力レジスタ、１２はシフト制御入力を有するバレルシフ
タ、１３はバスドライバーを示す。
本発明においては、図示のように低位入力レジスタ１０
と、高位入力レジスタ１１を並列につみ重ねて配置して
低位入力ビット線ＬＢｏ 、ＬＢ＋ＬＢ２ 、・・・・
・・ＬＢ３ ＋ 、および高位入力ビット線１」Ｂｏ
、ＨＢ＋ 、ＨＢ２、−−ＨＢ３＋ とを交互に入力レ
ジスタ１０．１１へ接続すると共にバレルシフタ１２の
本体の構成も、従来の高位入力レジスタの入力ビット数
に対応する点線部分の配線を斜線Ｒで示したバレルレジ
スタ内の領域に折り込んだ形になっている。
と、高位入力レジスタ１１を並列につみ重ねて配置して
低位入力ビット線ＬＢｏ 、ＬＢ＋ＬＢ２ 、・・・・
・・ＬＢ３ ＋ 、および高位入力ビット線１」Ｂｏ
、ＨＢ＋ 、ＨＢ２、−−ＨＢ３＋ とを交互に入力レ
ジスタ１０．１１へ接続すると共にバレルシフタ１２の
本体の構成も、従来の高位入力レジスタの入力ビット数
に対応する点線部分の配線を斜線Ｒで示したバレルレジ
スタ内の領域に折り込んだ形になっている。
第２図は本発明によるバレルシフタの実施例の構成を示
す。
す。
同図において、１１はＨＲｏ、・・・・・・ＨＲ３１ま
での３２ピツトの高位入力レジスタ、１０はＬＲＯｏ・
・・・・・ＬＲ３＋ までの３２ビットの低位入力レジ
スタを示し、バレルシフタ１２の本体は、１６ビットシ
フトを行なうセレクタ２０．８ビットシフトを行なうセ
レクタ２１．４ビットシフトを行なうセレクタ２２．２
ピツトシフトを行なうセレクタ２３．１ビットシフトを
行なうセレクタ２４から構成されている。
での３２ピツトの高位入力レジスタ、１０はＬＲＯｏ・
・・・・・ＬＲ３＋ までの３２ビットの低位入力レジ
スタを示し、バレルシフタ１２の本体は、１６ビットシ
フトを行なうセレクタ２０．８ビットシフトを行なうセ
レクタ２１．４ビットシフトを行なうセレクタ２２．２
ピツトシフトを行なうセレクタ２３．１ビットシフトを
行なうセレクタ２４から構成されている。
バスドライバー１３は３−３ ｔａｔｅバスドライバー
２５を備え、最終段のセレクタ２４からの出力を３−３
ｔａｔｅバスドライバーで選択し、高位出力バスＨＢ
ｏ〜Ｈ８３１または低位出力バスＬＢ。
２５を備え、最終段のセレクタ２４からの出力を３−３
ｔａｔｅバスドライバーで選択し、高位出力バスＨＢ
ｏ〜Ｈ８３１または低位出力バスＬＢ。
〜ＬＢ３＋へ出力するようになっ【いる。
第２図において、第１図の折り込み部分に対応する線は
各セレクタのシフトレフト（ＳＬ）およびシフトライト
（ＳＲ）入力に接続されて示されている。
各セレクタのシフトレフト（ＳＬ）およびシフトライト
（ＳＲ）入力に接続されて示されている。
バレルシフタの動作においては、左シフト動作を行なう
場合には、低位入力レジスタ１０側にシフトすべきデー
タを入れ、高位入力レジスタ１１側にシフトインデータ
としてオールＯを入れておく。そして今、例えば１６ピ
ツト左にシフトさせたい場合にはセレクタ２０の入力線
３１６に入力信号が与えれば、セレクタ２０を介して１
６ビット左にシフトされたデータがバスドライバー２５
の入力側に出力される。したがって、バスドライバー２
５の選択線９１が高レベルにされれば、バレルシフタ１
３の出力が低位バスＬＢｏ〜ＬＢ３に出力され、選択線
９２が高レベルにされると、バレルシフタの出力はＨＢ
ｏ＝ＨＢ３＋へ出力される。なＪ３、右シフト動作は低
位入力レジスタ１０側にシフトインデータとしてオール
Ｏを、そして高位入力レジスタ１１にシフトづべきデー
タを居れておいて、シフトさせたいビット数のシフト制
御入力Ｓｌ〜Ｓ＋ｅを付ｖ！ｊ−１れば右シフトが行な
われる。また、シフト動作そのものは冒頭に述べた周知
のバレルシフタの動作と同じであるので、その詳細な説
明は省略する。
場合には、低位入力レジスタ１０側にシフトすべきデー
タを入れ、高位入力レジスタ１１側にシフトインデータ
としてオールＯを入れておく。そして今、例えば１６ピ
ツト左にシフトさせたい場合にはセレクタ２０の入力線
３１６に入力信号が与えれば、セレクタ２０を介して１
６ビット左にシフトされたデータがバスドライバー２５
の入力側に出力される。したがって、バスドライバー２
５の選択線９１が高レベルにされれば、バレルシフタ１
３の出力が低位バスＬＢｏ〜ＬＢ３に出力され、選択線
９２が高レベルにされると、バレルシフタの出力はＨＢ
ｏ＝ＨＢ３＋へ出力される。なＪ３、右シフト動作は低
位入力レジスタ１０側にシフトインデータとしてオール
Ｏを、そして高位入力レジスタ１１にシフトづべきデー
タを居れておいて、シフトさせたいビット数のシフト制
御入力Ｓｌ〜Ｓ＋ｅを付ｖ！ｊ−１れば右シフトが行な
われる。また、シフト動作そのものは冒頭に述べた周知
のバレルシフタの動作と同じであるので、その詳細な説
明は省略する。
第３図は、第２図に示したバレルシフタ１２を構成して
いる各セレクタ２０．２１，２２．２３または２４の１
ビット分の回路構成を示す。
いる各セレクタ２０．２１，２２．２３または２４の１
ビット分の回路構成を示す。
ＮチャンネルおよびＰチャンネルトランジスタＴ＋ 、
Ｔ２およびＴ３ 、Ｔ４を２対、図示のように構成し、
シフト制御線３ｉに対して１″を与えれば入力信号２が
選択され、″０″入力を与えれば入力信号１が選択でき
る。
Ｔ２およびＴ３ 、Ｔ４を２対、図示のように構成し、
シフト制御線３ｉに対して１″を与えれば入力信号２が
選択され、″０″入力を与えれば入力信号１が選択でき
る。
［発明の効果］
以上述べたように本発明によるバレルシフタは低位入力
レジスタおよび高位入力レジスタを並列に配置し、高位
入力および低位入力を交互に前記レジスタに入力するよ
うに配設すると共に、バレルシフタ本体においても、高
位入力レジスタのビット数分Ｉどけ突出していた配線を
バレルシフタ内に折り込んだ構成にしている。
レジスタおよび高位入力レジスタを並列に配置し、高位
入力および低位入力を交互に前記レジスタに入力するよ
うに配設すると共に、バレルシフタ本体においても、高
位入力レジスタのビット数分Ｉどけ突出していた配線を
バレルシフタ内に折り込んだ構成にしている。
したがって、２組のＳＯ８入力により、入力レジスタに
セットし、かつ出力をそれぞれのＢＯ８沢 に出力する場合でもＳＯ８入力に対する折り曲げ配線領
域が不要であり、面積縮小でき、また、前記突出した部
分をバレルシフタ本体内に矩形型に組み込むことによっ
て、高位レジスタのビット数分、必要であった折り曲げ
領域も省略できるのでバレルシフタをコンパクトな形に
構成しつる。
セットし、かつ出力をそれぞれのＢＯ８沢 に出力する場合でもＳＯ８入力に対する折り曲げ配線領
域が不要であり、面積縮小でき、また、前記突出した部
分をバレルシフタ本体内に矩形型に組み込むことによっ
て、高位レジスタのビット数分、必要であった折り曲げ
領域も省略できるのでバレルシフタをコンパクトな形に
構成しつる。
第１図は本発明によるバレルシフタの基本構成図、第２
図は本発明によるバレルシフタの実施例の構成図、第３
図は第２図のバレルシフタ本体を構成するセレクタの１
ビット分回路構成図、第４図はバレルシフタの一般的な
左シフト動作原理図、第５図はバレルシフタの一般的な
右シフト動作原理図、第６図は従来のバレルシフタの１
つの構成図、第７図は従来のバレルシフタの池の構成図
、をそれぞれ示す。 １０・・・低位入力レジスタ １１・・・高位入力レジスタ １２・・・バレルシフタ １３・・・バスドライバー 斜線領域Ｒ・・・突出領域の折り込み部第３図 第４図 第５図
図は本発明によるバレルシフタの実施例の構成図、第３
図は第２図のバレルシフタ本体を構成するセレクタの１
ビット分回路構成図、第４図はバレルシフタの一般的な
左シフト動作原理図、第５図はバレルシフタの一般的な
右シフト動作原理図、第６図は従来のバレルシフタの１
つの構成図、第７図は従来のバレルシフタの池の構成図
、をそれぞれ示す。 １０・・・低位入力レジスタ １１・・・高位入力レジスタ １２・・・バレルシフタ １３・・・バスドライバー 斜線領域Ｒ・・・突出領域の折り込み部第３図 第４図 第５図
Claims (3)
- （１）ｎビットからなる低位入力レジタと、ｎビットか
らなる高位入力レジスタと、バスドライバーとを有する
バレルシフタにおいて、前記低位入力レジスタおよび前
記高位入力レジスタとを並列に配設して高位入力および
低位入力ビット信号を交互に前記両レジスタに与える構
成とすると共に、前記高位入力レジスタのｎビット分に
ほぼ相当する突出する筈の配線をバレルシフタ本体内へ
と折り込んだことを特徴とするバレルシフタ。 - （２）上記突出する筈の配線が、上記バレルシフタ本体
内へ矩形状に折り込まれていることを特徴とする請求項
１に記載のバレルシフタ。 - （３）前記低位入力レジスタと前記高位入力レジスタと
が、並列につみ重ねて配設されていることを特徴とする
請求項１に記載のバレルシフタ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63175222A JPH0225921A (ja) | 1988-07-15 | 1988-07-15 | バレルシフタ |
| KR1019890010111A KR920005355B1 (ko) | 1988-07-15 | 1989-07-15 | 배럴시프터 |
| EP89113058A EP0350966B1 (en) | 1988-07-15 | 1989-07-17 | Barrel shifter |
| US07/380,439 US4962511A (en) | 1988-07-15 | 1989-07-17 | Barrel shifter |
| DE68929257T DE68929257T2 (de) | 1988-07-15 | 1989-07-17 | Multipositionsverschieber |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63175222A JPH0225921A (ja) | 1988-07-15 | 1988-07-15 | バレルシフタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0225921A true JPH0225921A (ja) | 1990-01-29 |
| JPH0531169B2 JPH0531169B2 (ja) | 1993-05-11 |
Family
ID=15992424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63175222A Granted JPH0225921A (ja) | 1988-07-15 | 1988-07-15 | バレルシフタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4962511A (ja) |
| EP (1) | EP0350966B1 (ja) |
| JP (1) | JPH0225921A (ja) |
| KR (1) | KR920005355B1 (ja) |
| DE (1) | DE68929257T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04355823A (ja) * | 1991-05-17 | 1992-12-09 | Internatl Business Mach Corp <Ibm> | 図形利用者インターフェースを介し縦横方向移動操作により表示窓掩蔽部を選択的に露出する方法及び装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH087668B2 (ja) * | 1990-02-07 | 1996-01-29 | 株式会社東芝 | ダイナミックバレルシフタ |
| JPH0488422A (ja) * | 1990-07-26 | 1992-03-23 | Toshiba Corp | バレルシフタ |
| JPH0778068A (ja) * | 1993-06-30 | 1995-03-20 | Mitsubishi Denki Eng Kk | 半導体集積回路 |
| US5477543A (en) * | 1994-08-03 | 1995-12-19 | Chromatic Research, Inc. | Structure and method for shifting and reordering a plurality of data bytes |
| US5555202A (en) * | 1994-12-05 | 1996-09-10 | Cirrus Logic, Inc. | Low-power, high-performance barrel shifter |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4181976A (en) * | 1978-10-10 | 1980-01-01 | Raytheon Company | Bit reversing apparatus |
| US4396994A (en) * | 1980-12-31 | 1983-08-02 | Bell Telephone Laboratories, Incorporated | Data shifting and rotating apparatus |
| US4583197A (en) * | 1983-06-30 | 1986-04-15 | International Business Machines Corporation | Multi-stage pass transistor shifter/rotator |
| JPS6132139A (ja) * | 1984-07-24 | 1986-02-14 | Nec Corp | 双方向バレルシフト回路 |
| FR2591771B1 (fr) * | 1985-12-13 | 1988-02-12 | Thomson Csf | Circuit decaleur permettant de decaler un mot de n bits ou k mots de n/k bits, k etant un entier fixe |
| JPH06101235B2 (ja) * | 1986-02-18 | 1994-12-12 | 松下電子工業株式会社 | 半導体集積回路装置 |
| US4811369A (en) * | 1987-09-02 | 1989-03-07 | Raytheon Company | Bit reversing apparatus |
-
1988
- 1988-07-15 JP JP63175222A patent/JPH0225921A/ja active Granted
-
1989
- 1989-07-15 KR KR1019890010111A patent/KR920005355B1/ko not_active Expired
- 1989-07-17 US US07/380,439 patent/US4962511A/en not_active Expired - Lifetime
- 1989-07-17 DE DE68929257T patent/DE68929257T2/de not_active Expired - Fee Related
- 1989-07-17 EP EP89113058A patent/EP0350966B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04355823A (ja) * | 1991-05-17 | 1992-12-09 | Internatl Business Mach Corp <Ibm> | 図形利用者インターフェースを介し縦横方向移動操作により表示窓掩蔽部を選択的に露出する方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920005355B1 (ko) | 1992-07-02 |
| KR900002557A (ko) | 1990-02-28 |
| EP0350966B1 (en) | 2000-10-18 |
| EP0350966A3 (en) | 1991-08-14 |
| DE68929257T2 (de) | 2001-03-15 |
| EP0350966A2 (en) | 1990-01-17 |
| JPH0531169B2 (ja) | 1993-05-11 |
| DE68929257D1 (de) | 2000-11-23 |
| US4962511A (en) | 1990-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4829460A (en) | Barrel shifter | |
| EP0407177B1 (en) | Bit sequence reversing device | |
| US4831571A (en) | Barrel shifter for rotating data with or without carry | |
| US4345316A (en) | Shift arithmetic device | |
| US4631703A (en) | Shift circuit for double word length data | |
| JPH0225537B2 (ja) | ||
| JPH0531169B2 (ja) | ||
| US20030159022A1 (en) | Processor and its arithmetic instruction processing method and arithmetic operation control method | |
| JPH09114639A (ja) | マスクデータ生成回路及びビットフィールド操作回路 | |
| US6738792B1 (en) | Parallel mask generator | |
| US5477477A (en) | Data shifting circuit by utilizing MOS barrel shifter | |
| JPH01230125A (ja) | レジスタの部分的更新機能を持つデータ処理装置 | |
| US20050256996A1 (en) | Register read circuit using the remainders of modulo of a register number by the number of register sub-banks | |
| JPH1063500A (ja) | 信号処理装置 | |
| JP2922963B2 (ja) | シーケンスコントローラ | |
| JPS59206970A (ja) | マイクロプロセツサ | |
| JP3442550B2 (ja) | レジスタファイル | |
| US20090138537A1 (en) | Address generating circuit and semiconductor memory device | |
| JP3515018B2 (ja) | パイプライン形データ処理装置 | |
| JPH04311224A (ja) | シフト回路 | |
| JPH05334042A (ja) | バレルシフタ回路 | |
| JP2003337694A (ja) | シフト回路 | |
| JPH01163882A (ja) | 画像処理メモリ | |
| JPH01109445A (ja) | レジスタファイル装置 | |
| JPH0944412A (ja) | メモリ試験回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |