JPH02260423A - 有機膜のドライエッチング方法 - Google Patents
有機膜のドライエッチング方法Info
- Publication number
- JPH02260423A JPH02260423A JP7821089A JP7821089A JPH02260423A JP H02260423 A JPH02260423 A JP H02260423A JP 7821089 A JP7821089 A JP 7821089A JP 7821089 A JP7821089 A JP 7821089A JP H02260423 A JPH02260423 A JP H02260423A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- space
- film
- organic
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明はバタン形成された有機膜のドライエツチング方
法に係り、バタンのアスペクト比に関係なく有機膜のエ
ツチング速度を等しくするのに有効なエツチング方法に
関する。
法に係り、バタンのアスペクト比に関係なく有機膜のエ
ツチング速度を等しくするのに有効なエツチング方法に
関する。
従来の多層レジストのレジスト膜のエツチング法として
例えば第３５回応用物理学関係連合講演会講演予行集、
第２分冊、２８ａ−Ｇ−４、ｐ４９６に記載のように、
レジスト膜のドライエツチング時に生じるサイドエツチ
ングを防止するため、基板温度を一１００℃に冷却して
エツチングする方法が知られている。
例えば第３５回応用物理学関係連合講演会講演予行集、
第２分冊、２８ａ−Ｇ−４、ｐ４９６に記載のように、
レジスト膜のドライエツチング時に生じるサイドエツチ
ングを防止するため、基板温度を一１００℃に冷却して
エツチングする方法が知られている。
上記従来の多層レジストのレジスト膜のエツチング法は
、サイドエツチングの防止効果は得られているが、レジ
スト膜のエツチング時に生じるエツチング速度のアスペ
クト比依存性については配慮されていない。 本発明の目的は基板の温度を制御することにより、有機
レジスト膜のエツチング速度が、アスペクト比等のバタ
ン寸法に依存しないバタン形成方法を提供することにあ
る。 （課題を解決するための手段１ 上記目的は有機膜を塗布した基板の温度を一１ｏＯ℃以
下−１３５℃以上の範囲とし、酸素を含むプラズマによ
り有機膜をドライエツチングすることによ、って達成さ
れる。
、サイドエツチングの防止効果は得られているが、レジ
スト膜のエツチング時に生じるエツチング速度のアスペ
クト比依存性については配慮されていない。 本発明の目的は基板の温度を制御することにより、有機
レジスト膜のエツチング速度が、アスペクト比等のバタ
ン寸法に依存しないバタン形成方法を提供することにあ
る。 （課題を解決するための手段１ 上記目的は有機膜を塗布した基板の温度を一１ｏＯ℃以
下−１３５℃以上の範囲とし、酸素を含むプラズマによ
り有機膜をドライエツチングすることによ、って達成さ
れる。
【作用１
有機膜のドライエツチングにおいて、基板温度を一１０
０℃以下−１３５℃以上の範囲に制御することにより、
有機膜のドライエツチング時に生じる反応生成物を堆積
させる。この堆積膜の付着により従来問題となっていた
有機膜のエツチング速度のアスペクト比依存性低減する
ことができる。 （実施例］ 以下、本発明を実施例により説明する。 本実施例は第２図に示すように２μｍ厚さの有機レジス
ト膜（主成分二ノボラック系樹脂、インデンビスアジド
）１、を半導体基板上２、に塗布し、２００℃以上の温
度で熱処理した後に、５ｊＯ７膜３、を０．１μｍ形成
した上に、再度有機レジスト膜４を１μｍ塗布し、上記
有機レジスト膜４を、露光、現像してパターニングし、
上層の有機レジスト４、をマスクとして、中間のＳｉＯ
２膜３、をエツチングする。そして上層の有機レジスト
膜４、および中間の５ｉｎ２膜３、をマスクとして、下
層の２μｍ有機レジスト膜１、をドライエツチングして
レジストマスクを形成する。この下層有機レジスト膜１
、のドライエツチングにおいて、酸素を含むエツチング
ガスを用いてエツチングを行う。 エツチング装置は放電電極に１３．５６ＭＨｚの高周波
電力の印加が可能であるものを用い、液体窒素タンクを
接続して冷却を行うもようにしたものである。 第２図に示した試料をドライエツチングする際、半導体
基板２、を−１００℃以下−１３５°Ｃ以上の範囲の基
板温度でドライエツチングすることにより、有機レジス
ト膜のエツチング速度のアスペクト比依存性を抑制する
ことができる。第１図は基板温度を変化させたときのエ
ツチング速度である。エツチング圧力は５ ｍＴｏｒｒ
、高周波電力は６０ｖである。１０μｍスペース５、と
０．５μＩスペース６、のエツチング速度の差は２０℃
では３２％である。このときのエツチング速度は１０μ
ｍスペースで０．８μｓ／ｗｉｎ、 ０．５μ■スペー
スで０゜５４μｍ／ｍｉｎであった。エツチング速度の
差が最も小さくなる温度は一１２０℃で１７％である。 このときのエツチング速度は１ｏμｍスペースで０．７
５７ｚｗ／ｍｉｎ、 ０．５ μｍスペース０．６２μ
ｍ／ｍｉｎであった。第３図にこのときの加工形状を示
す。 高周波電力を９０１ｉ１とした場合の有機レジスト膜の
エツチング速度を第４図に示した。１０μｍスペースと
０．５μｍスペースのエツチング速度の差の最小は１３
％であり、このときのエツチング速度は１０ μｍスペ
ースで０．８８ μｍ／ｍｉｎ、 ０ 、５μｍスペー
スで０．７６μｍ／ｍｉｎ、であった。エツチング速度
の差が小さくなる温度は高周波電力６０１１１の時より
高温側にシフトして一１１５℃である。 基板温度−１００℃、−１３５℃での有機レジストマス
ク形成の途中の形状をそれぞれ第５図（ａ）、（ｂ）に
示した。エツチング圧力は５ｍＴｏｒｒ、高周波電力は
６０Ｗである。 （ａ）は基板温度−１００’Ｃであり、アスペクト比の
小さい】０μｍスペースのエツチング速度が０．７８μ
ｍ／ｌ１ｉｎ大きく、アスペクト比の大きい０．５μｍ
スペースのエツチング速度は０．５８μｍ／ｎ＋ｉｎと
小さい。 （ｂ）は基板温度−１３，５℃であり、上記（ａ）とは
逆に、アスペクト比の大きい０．５μｍスペースのエツ
チング速度が０．７４μｍ／ｍｉｎと大きく、アスペク
ト比の小さい１０μｍスペースのエツチング速度は０．
５６μｍ／ｗｉｎと小さい。なお、この温度では堆積膜
によりパターンが順テーパに形成され、元の上層パター
ンよりも狭いスペース形成を行うことも可能である。 有機レジスト膜のドライエツチングにおいて（ａ）、（
ｂ）２種類のエツチング条件で３０秒ずつドライエツチ
ングしたときのエツチング途中の加工形状を第６図に示
した。（ａ）、（ｂ）２種類のエツチング条件を組合せ
ることにより１０μｍスペースと０．５μｍスペースの
エツチング速度の差を５％以内にすることができる。 本発明によれば、第２図に示した試料において、被エツ
チング膜の有機レジスト１の膜厚を、ｌｐｍとした場合
、５ｐＩ１１スペースと０．２５１１ＩＩ１１スペース
で上記有機レジスト１の膜厚が２μｍの実施例と同様の
結果が得られることが確認できた。 また、本発明において、有機レジスト膜１のエツチング
時の基板温度は、広いスペースのエツチング速度が落ち
はじめてパターン寸法によるエツチング速度の差が小さ
くなりはじめる一１００℃以下であって、低温のために
エツチング速度が低下しても常温時のエツチング速度の
３０％以上が得られ、通常の加工に支障が生じない範囲
とすることが好ましい。具体的には０ 、５ Ｊ＋ｍ／
ｍｉｎ以上のエツチング速度が確保される温度範囲とし
て、−１３５℃以上とすることが好ましい。 基板温度が一１００’Ｃより高い場合には、有機レジス
ト膜１の加工時にサイドエツチングが生じ、−高精度の
加工が出来ない、ちなみに基板温度が一９０℃のときの
寸法シフト量は、０．１ｐｍである。 また、基板温度が一１３５℃より低い場合には、十分な
エツチング速度が得られない。例えば、基板温度を一１
４０℃としたときのエツチング速度は、０．２μｍとな
り、実用的な速度が得られない。 また、本発明によれば、エツチング速度のバタン寸法依
存性を抑制することによって、従来のような長時間のオ
ーバーエツチングを必要としなくなるので、オーバーエ
ツチングによる上層パターンからの寸法シフトな小さく
でき、有機レジスト膜を高精度に加工できる。 また、上記の実施例はマイクロ波プラズマエツチング装
置を用いたものであるが、１３．５６Ｍ七のＲＩＥ （
平行平板電極型反応性スパッタエツチング）など他の放
電方式のエツチング装置を用いても同様の効果が得られ
る６またエツチング材料として、ノボラック系のほか、
ポリイミド系、アクリル系、スチレン系、環化ゴム系な
ど他の有機膜についても同様の効果が得られた。 【発明の効果１ 本発明によれば有機膜のドライエツチング時に生じるエ
ツチング速度のバタン寸法依存性を、基板の冷却温度の
制御によっ、て極めて効果的に低減できる。
０℃以下−１３５℃以上の範囲に制御することにより、
有機膜のドライエツチング時に生じる反応生成物を堆積
させる。この堆積膜の付着により従来問題となっていた
有機膜のエツチング速度のアスペクト比依存性低減する
ことができる。 （実施例］ 以下、本発明を実施例により説明する。 本実施例は第２図に示すように２μｍ厚さの有機レジス
ト膜（主成分二ノボラック系樹脂、インデンビスアジド
）１、を半導体基板上２、に塗布し、２００℃以上の温
度で熱処理した後に、５ｊＯ７膜３、を０．１μｍ形成
した上に、再度有機レジスト膜４を１μｍ塗布し、上記
有機レジスト膜４を、露光、現像してパターニングし、
上層の有機レジスト４、をマスクとして、中間のＳｉＯ
２膜３、をエツチングする。そして上層の有機レジスト
膜４、および中間の５ｉｎ２膜３、をマスクとして、下
層の２μｍ有機レジスト膜１、をドライエツチングして
レジストマスクを形成する。この下層有機レジスト膜１
、のドライエツチングにおいて、酸素を含むエツチング
ガスを用いてエツチングを行う。 エツチング装置は放電電極に１３．５６ＭＨｚの高周波
電力の印加が可能であるものを用い、液体窒素タンクを
接続して冷却を行うもようにしたものである。 第２図に示した試料をドライエツチングする際、半導体
基板２、を−１００℃以下−１３５°Ｃ以上の範囲の基
板温度でドライエツチングすることにより、有機レジス
ト膜のエツチング速度のアスペクト比依存性を抑制する
ことができる。第１図は基板温度を変化させたときのエ
ツチング速度である。エツチング圧力は５ ｍＴｏｒｒ
、高周波電力は６０ｖである。１０μｍスペース５、と
０．５μＩスペース６、のエツチング速度の差は２０℃
では３２％である。このときのエツチング速度は１０μ
ｍスペースで０．８μｓ／ｗｉｎ、 ０．５μ■スペー
スで０゜５４μｍ／ｍｉｎであった。エツチング速度の
差が最も小さくなる温度は一１２０℃で１７％である。 このときのエツチング速度は１ｏμｍスペースで０．７
５７ｚｗ／ｍｉｎ、 ０．５ μｍスペース０．６２μ
ｍ／ｍｉｎであった。第３図にこのときの加工形状を示
す。 高周波電力を９０１ｉ１とした場合の有機レジスト膜の
エツチング速度を第４図に示した。１０μｍスペースと
０．５μｍスペースのエツチング速度の差の最小は１３
％であり、このときのエツチング速度は１０ μｍスペ
ースで０．８８ μｍ／ｍｉｎ、 ０ 、５μｍスペー
スで０．７６μｍ／ｍｉｎ、であった。エツチング速度
の差が小さくなる温度は高周波電力６０１１１の時より
高温側にシフトして一１１５℃である。 基板温度−１００℃、−１３５℃での有機レジストマス
ク形成の途中の形状をそれぞれ第５図（ａ）、（ｂ）に
示した。エツチング圧力は５ｍＴｏｒｒ、高周波電力は
６０Ｗである。 （ａ）は基板温度−１００’Ｃであり、アスペクト比の
小さい】０μｍスペースのエツチング速度が０．７８μ
ｍ／ｌ１ｉｎ大きく、アスペクト比の大きい０．５μｍ
スペースのエツチング速度は０．５８μｍ／ｎ＋ｉｎと
小さい。 （ｂ）は基板温度−１３，５℃であり、上記（ａ）とは
逆に、アスペクト比の大きい０．５μｍスペースのエツ
チング速度が０．７４μｍ／ｍｉｎと大きく、アスペク
ト比の小さい１０μｍスペースのエツチング速度は０．
５６μｍ／ｗｉｎと小さい。なお、この温度では堆積膜
によりパターンが順テーパに形成され、元の上層パター
ンよりも狭いスペース形成を行うことも可能である。 有機レジスト膜のドライエツチングにおいて（ａ）、（
ｂ）２種類のエツチング条件で３０秒ずつドライエツチ
ングしたときのエツチング途中の加工形状を第６図に示
した。（ａ）、（ｂ）２種類のエツチング条件を組合せ
ることにより１０μｍスペースと０．５μｍスペースの
エツチング速度の差を５％以内にすることができる。 本発明によれば、第２図に示した試料において、被エツ
チング膜の有機レジスト１の膜厚を、ｌｐｍとした場合
、５ｐＩ１１スペースと０．２５１１ＩＩ１１スペース
で上記有機レジスト１の膜厚が２μｍの実施例と同様の
結果が得られることが確認できた。 また、本発明において、有機レジスト膜１のエツチング
時の基板温度は、広いスペースのエツチング速度が落ち
はじめてパターン寸法によるエツチング速度の差が小さ
くなりはじめる一１００℃以下であって、低温のために
エツチング速度が低下しても常温時のエツチング速度の
３０％以上が得られ、通常の加工に支障が生じない範囲
とすることが好ましい。具体的には０ 、５ Ｊ＋ｍ／
ｍｉｎ以上のエツチング速度が確保される温度範囲とし
て、−１３５℃以上とすることが好ましい。 基板温度が一１００’Ｃより高い場合には、有機レジス
ト膜１の加工時にサイドエツチングが生じ、−高精度の
加工が出来ない、ちなみに基板温度が一９０℃のときの
寸法シフト量は、０．１ｐｍである。 また、基板温度が一１３５℃より低い場合には、十分な
エツチング速度が得られない。例えば、基板温度を一１
４０℃としたときのエツチング速度は、０．２μｍとな
り、実用的な速度が得られない。 また、本発明によれば、エツチング速度のバタン寸法依
存性を抑制することによって、従来のような長時間のオ
ーバーエツチングを必要としなくなるので、オーバーエ
ツチングによる上層パターンからの寸法シフトな小さく
でき、有機レジスト膜を高精度に加工できる。 また、上記の実施例はマイクロ波プラズマエツチング装
置を用いたものであるが、１３．５６Ｍ七のＲＩＥ （
平行平板電極型反応性スパッタエツチング）など他の放
電方式のエツチング装置を用いても同様の効果が得られ
る６またエツチング材料として、ノボラック系のほか、
ポリイミド系、アクリル系、スチレン系、環化ゴム系な
ど他の有機膜についても同様の効果が得られた。 【発明の効果１ 本発明によれば有機膜のドライエツチング時に生じるエ
ツチング速度のバタン寸法依存性を、基板の冷却温度の
制御によっ、て極めて効果的に低減できる。
第１図は高周波電力６０ｗにおけるパターンサイズの違
いによる有機レジスト膜のエツチング速度と基板温度の
関係を示した図、第２図は本発明の実施例の多層レジス
ト膜のエツチング前の断面図２第３図は高周波電力６０
ｗにおける多層レジストのエツチング部の断面図、第４
図は高周波電力９０１１におけるパターンサイズの違い
による有機レジスト膜のエツチング速度と基板温度の関
係を示したエツチング部断面図、第５図（ａ）は基板温
度−１００℃における多層レジストのエツチング部の断
面図、（ｂ）は基板温度−１３５℃における多層レジス
トのエツチング部の断面図、第６図は第５図（ａ）、（
ｂ）の条件の組合せエツチングにおける多層レジストの
エツチング部の断面図である。 符号の説明 １・・・下層有機レジスト膜、２・・・半導体基板、３
・・・Ｓｉｎ、膜、４・・・有機レジストマスク、５・
・・１０μ■スペース、６・・・０．５μｍスペース、
ｔ ム 図 第 図 第 ｆ 量、Ｊ、Ｌｌ、／ｉ （°す
いによる有機レジスト膜のエツチング速度と基板温度の
関係を示した図、第２図は本発明の実施例の多層レジス
ト膜のエツチング前の断面図２第３図は高周波電力６０
ｗにおける多層レジストのエツチング部の断面図、第４
図は高周波電力９０１１におけるパターンサイズの違い
による有機レジスト膜のエツチング速度と基板温度の関
係を示したエツチング部断面図、第５図（ａ）は基板温
度−１００℃における多層レジストのエツチング部の断
面図、（ｂ）は基板温度−１３５℃における多層レジス
トのエツチング部の断面図、第６図は第５図（ａ）、（
ｂ）の条件の組合せエツチングにおける多層レジストの
エツチング部の断面図である。 符号の説明 １・・・下層有機レジスト膜、２・・・半導体基板、３
・・・Ｓｉｎ、膜、４・・・有機レジストマスク、５・
・・１０μ■スペース、６・・・０．５μｍスペース、
ｔ ム 図 第 図 第 ｆ 量、Ｊ、Ｌｌ、／ｉ （°す
Claims (1)
- 【特許請求の範囲】 １、基板上の有機膜を酸素を含むプラズマを用いてドラ
イエッチングする方法において、基板温度を−１００℃
以下−１３５℃以上の範囲に制御してエッチングするこ
とを特徴とする有機膜のドライエッチング方法。 ２、請求項１に記載の温度範囲において、基板温度を変
えて複数の温度で段階的にエッチングすることを特徴と
する有機膜のドライエッチング方法。 ３、請求項１に記載の温度範囲において、基板温度を連
続的に変えてエッチングすることを特徴とする有機膜の
ドライエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7821089A JPH02260423A (ja) | 1989-03-31 | 1989-03-31 | 有機膜のドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7821089A JPH02260423A (ja) | 1989-03-31 | 1989-03-31 | 有機膜のドライエッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02260423A true JPH02260423A (ja) | 1990-10-23 |
Family
ID=13655684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7821089A Pending JPH02260423A (ja) | 1989-03-31 | 1989-03-31 | 有機膜のドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02260423A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100183957A1 (en) * | 2009-01-21 | 2010-07-22 | Seagate Technology Llc | Method of Patterned Media Template Formation and Templates |
-
1989
- 1989-03-31 JP JP7821089A patent/JPH02260423A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100183957A1 (en) * | 2009-01-21 | 2010-07-22 | Seagate Technology Llc | Method of Patterned Media Template Formation and Templates |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5160407A (en) | Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer | |
| US5354386A (en) | Method for plasma etching tapered and stepped vias | |
| JPS6037130A (ja) | 薄膜のパタ−ニング方法 | |
| JP2913936B2 (ja) | 半導体装置の製造方法 | |
| KR20040029289A (ko) | 알루미늄 또는 알루미늄 합금층을 함유한 다층막 및단일막 식각액 조성물 | |
| JPH02260423A (ja) | 有機膜のドライエッチング方法 | |
| JPH0239435A (ja) | 半導体装置の製造方法 | |
| JP2950110B2 (ja) | プラズマエッチング方法 | |
| JP3393461B2 (ja) | プラズマエッチング方法およびプラズマエッチング装置 | |
| JPH03286578A (ja) | ニオブ膜エッチング用アルミニウムマスクの加工方法 | |
| JP3046829B2 (ja) | モリブデン膜の形成方法 | |
| JPH1140545A (ja) | 半導体装置の製造方法 | |
| JPH0461333A (ja) | 表面処理方法 | |
| JPH05343363A (ja) | ドライエッチング方法 | |
| KR100780686B1 (ko) | 반도체소자의 제조방법 | |
| JPH06318573A (ja) | 高融点金属のエッチング方法 | |
| JP3453996B2 (ja) | 酸化シリコン系絶縁膜のプラズマエッチング方法 | |
| JPH04170027A (ja) | ドライエッチング方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPH0661195A (ja) | 半導体装置の製造方法 | |
| JPH0198229A (ja) | 半導体装置の製造方法 | |
| JPS6230268B2 (ja) | ||
| US5650040A (en) | Interfacial etch of silica to improve adherence of noble metals | |
| JPS6164874A (ja) | スパツタ膜の形成方法 | |
| JP3322476B2 (ja) | 薄膜パターンニング方法 |