JPH02260507A - 抵抗アレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ この発明はコンピュータのＣＰＵ等に接続する抵抗アレ
イに関するものであり、特に、スルーホール内に抵抗体
を設けて、高密度化した抵抗アレイに関するものである
。

［従来の技術］ コンピュータのＣＰＵやＩＣ等を接続する場合、静電気
やショート等による破壊を防止するために、ＣＰＵの各
端子に抵抗アレイを介装している。抵抗アレイは、ネッ
トワーク抵抗器或は抵抗モジュール等とも称され、別紙
第９図及び第１Ｏ図に従来の抵抗アレイを示す。エポキ
シ或はセラミック等の基板（１）の面上に、銀パラジウ
ムや銅等の電極端子（２Ｘ２）を対峙して複数組形成し
、夫々の電極端子（２）（２）間へ抵抗体（３）を設け
である。該抵抗体（３）は、ＣＰＵの端子に対応した数
ｍが形成され、チップ型抵抗でもよいが、通常は酸化ル
テニウム系のペーストを印刷した後に乾燥焼成して形成
される。そして、前記電極端子（２）（２）・・・ヘリ
ード端子（４）（４）・・・を接続し、絶縁材で被覆し
て抵抗アレイを形成している。

［発明が解決しようとする課題］ 従来の抵抗アレイは、基板の面上に設けられた電極端子
間に抵抗体を形成しであるため、抵抗アレイの厚みに影
響を与えると共に抵抗体の占める面積も大である。従っ
て、第９図に示した基板の幅（至）の小型化に限界があ
り、又、酸化ルテニウム系のペーストにはガラス成分が
含有されているので、焼成に当っては約８５０℃以上の
高温が必要とされ、基板の強度低下を招（ことになる。

そこで、基板に於ける抵抗体の占める面積を小として、
抵抗アレイを小型化するために解決せられるべき技術的
課題が生じてくるのであり、本発明はこの課題を解決す
ることを目的とする。

［課題を解決するための手段］ この発明は上記目的を達成するために提案せられたもの
であり、基板に複数のスルーホールを開穿し、該スルー
ホール内に抵抗体を形成し、前記基板の両面に抵抗体の
電極端子を設け、該電極端子にリード端子を接続して形
成したことを特徴とする抵抗アレイを提供せんとするも
のである。

［作用］ この発明は、基板に開穿された複数のスルーホール内に
抵抗体を形成している。該抵抗体の両端部は基板の両面
に設けた電極端子に接続され、夫々の電極端子にはリー
ド端子を接続しである。従って、前記抵抗体はリード端
子間で所定の抵抗値を有した抵抗素子としての機能を発
揮する。而して、複数のスルーホール内に夫々抵抗体を
形成したことから、基板の面上に抵抗素子が突出するこ
とがなく、基板の面積を可及的に小とすることができる
。依って、極めて小型の抵抗アレイが形成され、コンピ
ュータ等のＣＰＵやＩＣの回路基板を高密度化して、機
器本体の小型化に貢献できる。

［実施例］ 以下、この発明の一実施例を別紙添付図面の第１図乃至
第８図に従って詳述する。尚、説明の都合上、従来公知
に属する技術事項も同時に説明し、対称部分は同一符号
を使用する。第１図は抵抗アレイの平面図、第２図はそ
の縦断面図であり、セラミック製の基板（１０）の長手
方向に複数のスルーホール（ｌ　ｌ）ＯＩ）・・・が開
穿されており、夫々のスルーホールＱ　＋）Ｑ　＋）・
・・内には抵抗体（＋２（＋２）・・・が埋設されてい
る。該抵抗体θネの両端部（１２ｓ）（１２ａ）は、基
板（１０）の両面に設けられた電極端子θ１（１１に接
続され、夫々の電極端子０罎０創こはリード端子（ロ）
（ゆを接続しである。

ここで、この抵抗アレイの製造法について説明する。第
３図はセラミックのマルチ白基板（１ツを示しており、
縦横にスナップライン（１０（１０・・・が穿設され、
複数個の基板（１０００・・・に分割できるように形成
しである。そして、各基板（＋ｏ）Ｑｏ）・・・には夫
々複数のスルーホール（Ｉ　ｌ）０１）・・・が開穿さ
れている。本実施例に於てはマルチ白基板６つの材料に
セラミック材を使用し、スルーホールＯ１）の孔径は２
５０メ鵬程度にしであるが、特に之に限定せられるべき
ではなく、エポキシ、フェノール樹脂、ベークライト等
の基板であってもよい。セラミック材の場合にはスルー
ホール（１０を最小５０μ−程度の孔径まで加工できる
。

第４図はマルチ白基板（へ）の中の１つの基板（ロ）を
拡大したも−ので、スルーホール０１）００・・・は基
板（Ｉｎ）の長手方向に１列に開穿しであるが、用途に
応じて複数列にスルーホール（ｌ　Ｉ）（Ｉ　ｔ）・・
・を設けてもよい。尚、１つの基板（ＩＩについて製造
工程を説明するが、これは前記マルチ白基板（至）に於
て同一工程で各基板（１Φ０Φ・・・に同時に加工する
ものである。

第５図に示すように、基板０Φの一面からスルーホール
００００・・・に抵抗ペースト（ロ）を−回又は数回印
刷し、スルーホール（Ｉ　Ｉ）（Ｉ　Ｉ）・・・内の略
珂の深さまで埋込む。この抵抗ペースト（ロ）はカーボ
ンと樹脂を混合したカーボン系ペーストを使用している
が、之に限定せられるべきではなく、ルテニウム系ペー
ストを使用してもよい。カーボン系ペーストを使用した
場合は、約１００〜１５０℃の温度で乾燥させ、更に、
基板０Φの他面からも抵抗ベース）（ｒ７）を−回又は
数回印刷し、スルーホールＱ　＋）Ｑ　９・・・内の残
った空間部を埋込んで乾燥する。

然る後に、２５０℃程度の温度で焼付けを行って、第６
図に示すように各スルーホール（ｌ　１）（ｌ　ｌ）・
・・内に抵抗体（ＬＤ＜１２・・・を形成する。該抵抗
体（ロ）の抵抗値はカーボンの含有量を適宜調整して任
意に設定でき、スルーホールＱ　＋）の孔径の大小によ
っても抵抗値を変更できる。尚、ルテニウム系ペースト
を使用する場合はペーストにガラス成分が含有されてい
るので、印刷後に約８５０℃程度で焼成を行って抵抗体
（ロ）を形成する。而して、スルーホール（Ｉ　＋）内
に抵抗体（１２を埋設した基板（ｌ［ｆ）の両面へニッ
ケル又は銅の化学メツキを施し、これを電極としてその
表面に銅の電気メツキを施す。

斯くして、第７図に示すように、基板（１０）の両面に
銅の導電層（四（峰が形成され、導電層（時と抵抗体（
０とは電気的に導通する。然る後、エツチング処理によ
って該導電層＠（財）の不要部分を除去し、第８図に示
すように電極端子θ→θ専・・・を形成する。上記製造
工程までは、前記マルチ白基板（へ）に於て同時に各基
板（ｌ［ｏ　（ＩＱ）・・・に加工され、然る後、第３
図に示したスナップライン（ＩＩ（１→・・・を切欠し
下側々の基板Ｑｏ）θの・・・に分割し、夫々の電極端
子θＩ（Ｉｎ・・・にり一ド端子（→（ゆ・・・を接続
して絶縁材で被覆すれば、第１図及び第２図に示したよ
うな抵抗アレイが形成される。

而して、上記抵抗アレイは基板００）のスルーホールＱ
　Ｑ　Ｑ　ｔ）・・・内に抵抗体（６）を埋設したこと
によって基板θ０）の面上に抵抗素子が突出せず、抵抗
素子の占める面積を小とすることができる。又、デジタ
ル回路に於ける抵抗アレイは、抵抗値の誤差の許容範囲
が比較的広いためカーボン系の抵抗ペーストで十分であ
り、アナログ回路では必要に応じて基板面上に抵抗体を
形成してもよい。

尚、この発明は、この発明の精神を逸脱しない限り種々
の改変を為す事ができ、そして、この発明が該改変せら
れたものに及ぶことは当然である。

［発明の効果］ この発明は上記一実施例に詳述したように、基板に開穿
した複数のスルーホール内に抵抗体を設けて抵抗アレイ
が形成されている。依って、基板の面上に抵抗体が突出
せず、基板を薄型且つ小型に形成することができる。又
、カーボン系抵抗ペーストを使用する場合には、比較的
低温度で乾燥定着ができるので基板強度に悪影響を与え
ず、且つ、材料が安価で作業性も良好でありコストダウ
ンとなる。而して、従来型の抵抗アレイと比較して可及
的に小型化したことによって、コンピュータのＣＰｔＪ
やＩＣなどの電子回路の小型化に貢献できる等諸種の効
果を奏する発明である。

【図面の簡単な説明】 第１図乃至第８図は本発明の一実施例を示しており、第
１図は抵抗アレイの平面図、第２図は第１図のＡ−Ａ線
断面図、第３図はマルチ白基板の平面図、第４図は基板
の平面図、第５図乃至第８図は夫々抵抗アレイの製造法
の手順を示す第４図Ｂ−Ｂ線位置の縦断面図である。第
９図は従来型の抵抗アレイの平面図、第１Ｏ図は同側面
図である。 Ｑｏ）・・・・・・Ｍ　板（ｌ　１）・・・・・・スル
ーホール（か・・・・・抵抗体　　　　　（１１・・・
・・・電極端子（１４）・・・・・・リード端子 第１図

Claims (1)

【特許請求の範囲】
1. 　基板に複数のスルーホールを開穿し、該スルーホール
   内に抵抗体を形成し、前記基板の両面に抵抗体の電極端
   子を設け、該電極端子にリード端子を接続して形成した
   ことを特徴とする抵抗アレイ。