JPH02260571A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02260571A JPH02260571A JP1081064A JP8106489A JPH02260571A JP H02260571 A JPH02260571 A JP H02260571A JP 1081064 A JP1081064 A JP 1081064A JP 8106489 A JP8106489 A JP 8106489A JP H02260571 A JPH02260571 A JP H02260571A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- control gate
- insulating film
- floating gate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000007667 floating Methods 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 230000002093 peripheral effect Effects 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 17
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に電気的に書損え可能
な半導体不揮発性メモリーの構造に関する。
な半導体不揮発性メモリーの構造に関する。
【従来の技術１
従来のトンネル領域とコントロールゲートなともに、半
導体基板の不純物拡散層によって構成される半導体不揮
発性メモリーでは、コントロールゲートの不純物濃度は
、〜１０”ｃｍ−”程度であった・ 【発明が解決しようとする課！！１１ しかし、この濃度で形成されたコントロールゲート上に
は、周辺回路およびメモリートランジスタのゲート絶縁
膜な形成するための熱酸化の工程により同時に、酸化膜
が形成されると、コントロールゲート上の酸化膜厚は、
ゲート絶縁膜に比べて、１．５〜２倍の膜厚が形成され
る。このため、コントロールゲートと前記コントロール
ゲート上に形成された酸化膜をはさんで形成されるフロ
ーティングゲートによって構成されるキャパシタは、絶
縁膜の膜厚に反比例して、小さい値となる。このコント
ロールゲートとフローティングゲ−トによって構成され
るキャパシタは、絶縁膜の膜厚に反比例して小さい値と
なる。このコントロールゲートとフローティングゲート
によって構成されるキャパシタは、公知資料： ＩＥＥ
Ｅ ＪＯＵＲＮＡＬＯＦ ５ＯＬＩＤ−３ＴＡＴＥ Ｃ
ＵＲＣＵＩＴＳ、ＶＯＬ、 ５Ｃ−１７，Ｎｏ、５０Ｃ
ＴＯＢＥＲ１９８２，ＰＰ８３３〜ＰＰ８４０に示され
るようにメモリーセルにおいて、データの書込みおよび
消去効率に大きく影響する。そして、前記キャパシタの
値が小さい程、書込みおよび消去効率は、低くなるとい
う課題がある。 そこで、本発明は、このような課題を解決するもので、
その目的とするところは、不純物拡散層で形成されたコ
ントロールゲートとフローティングゲートで構成される
キャパシタの容量値を大きくし、メモリーセルのデータ
の書込みおよび消去効率を向上させた半導体不揮発性メ
モリーを提供するところにある。 〔課題を解決するための手段〕 本発明の半導体装置は、半導体基板上にゲート絶縁膜な
介して形成されたフローティングゲート下の一部に設け
られたＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ トンネル領域
に依る電荷注入および、放出を行なうためのトンネル領
域と前記フローティングゲート下に。 不純物拡散層ｉこよって形成されたコントロールゲート
な具備する半導体不揮発性メモリーにおいて、前記コン
トロールゲートとフローティングゲート間の絶縁膜の膜
厚を周辺回路のトランジスタの絶縁膜と同じ膜厚とした
ことを特徴とする。 【作 用】 本発明の上記の構成によれば、コントロールゲートの不
純物濃度が低いため、熱酸化処理によって形成されるコ
ントロールゲート上の絶縁膜は、従来に比較して、騒〜
％の膜厚にすることができるため、コントロールゲート
とフローティングゲートによって構成されるキャパシタ
の容量値は、大きくなり、メモリーセルのデータの書込
みおよび消去効率は、向上する。 〔実 施 例〕 第１図は１本発明の実施例における平面図と断面図であ
り、以下に、詳細に説明する。 まず、製造方法を主要工程に従って順次説明する。 Ｐ型シリコン基板１０６に、シリコン窒化膜を１６００
６００Ａ程した後、写真食刻により素子形成領域にのみ
シリコン窒化膜を残し、更にレジストを塗布し、写真食
刻してＰ型ストッパ形成部分のレジスト開口を行なった
後、４０ｋｅＶ、ｌ Ｘ Ｉ Ｏ”ｃｍ−”の条件でＢ
（ボロン）のイオン注入を行ない、ついでレジストを除
去してから熱処理をしてＰチャネル・ストッパ領域１１
２を形成する。 それから、シリコン窒化膜をマスクとして、９５０℃の
ウェット酸化により選択的なフィールド酸化を行ない厚
さ約１ｇｍのＬＯＧＯＳ酸化膜１０９を形成する。つい
で、シリコン窒化膜を除去し、活性領域に、シリコン酸
化膜を１０００℃のドライ酸化により４００Ａ程度形成
し、写真食刻によりコントロールゲート１０３の領域を
開口し、８０ｋｅＶ、Ｉ Ｘ Ｉ ０１４ｃｍ−”の条
件で、Ｐ（リン）のイオン注入を行ない、次に、写真食
刻によりトンネル領域１０４を開口し、８０ｋｅＶ、４
Ｘ１０”ｃｍ−”の条件で、Ｐ（リン）のイオン注入を
行なう。 そして、レジストを取除いた後に、１１００°Ｃのドラ
イ酸化により約６００人のゲート酸化膜１１３を形成す
る。このとき、コントロールゲート１０３上のシリコン
酸化膜１１３ａもほぼ同等の膜厚となる０次いで、写真
食刻により、メモリートランジスタおよび選択用トラン
ジスタのしきい値電圧を調節するため、Ｂ（ボロン）の
イオン注入を行なう、それから、写真食刻によりトンネ
ル領域１０４を開口し、シリコン酸化膜を沸酸により除
去した後、９００℃のドライ酸化により、トンネル領域
１０４に１００Ａ程度のシリコン酸化膜１０７を形成す
る。 そして、全面に約４００ＯＡの厚さに多結晶シリコン層
を形成し、Ｎ型になるようにＰ（リン）又はＡｓ（ヒ素
）を拡散したのち、写真食刻によりゲート電極１０２ｂ
および、フローティングゲート１０２ａを形成する６次
に写真食刻により、レジストおよびゲート電極をマスク
としてｎチャネル形成領域に８０ｋｅＶ、５Ｘ １０’
１ｃｍ−”の条件でＰ（リン）のイオン打込みを行ない
、ｎ型低濃度拡散層１０５を形成し、オフセット領域の
下地を形成する。 その後、写真食刻により、ゲート電極を撓うレジストを
塗布した後、このレジストをマスクとして、８０ｋｅＶ
、４ｘｌＯ”ｃｍ−”の条件でＰ（リン）のイオン打込
みを行ない、ソース／ドレイン領域のｎ型高濃度拡散層
１０８を形成する。 次に、全面に層間絶縁Ｉｌｌ １１４である第２フイー
ルド領域用のＰＳＧ膜を堆積する。 以後の工程は１通常の方法に従って写真食刻によりソー
ス／ドレイン引出し用のコンタクトホールな形成したの
ち、電極配線用のアルミ膜を堆積してから写真食刻によ
るアルミ配線のバクーニングを行ないアルミ配線膜１１
０を形成する。 そして、最後に、シリコン酸化膜のパッシベーション１
１１を堆積し、第１図（ｂ）のメモリーセルが完成する
。 このように、構成されたメモリーセルの等価回路を第１
図（ｃ）に示す。 メモリーセルにデータを記憶させる場合、選択用トラン
ジスタのゲート２０２にしきい値電圧以上の電圧を与え
、選択用トランジスタのドレイン２０１とコントロール
ゲート２０３との間に２０Ｖ程度の電圧を印加する。 ここで、フローティングゲートに電子を注入しメモリー
トランジスタのしきい値電圧を高くする場合について考
える０選択用トランジスタのトレインにＶｓ、コントロ
ールゲート２０３にＶｌの電圧を印加すると、フローテ
ィングゲートの電圧ｖ４は、フローティングゲートとコ
ントロールゲートによって構成されるキャパシタｃ１と
、フローティングゲートとトンネル領、域の拡散層によ
って構成されるキャパシタＣ８とその他フローティング
ゲートに寄生するキャパシタｃ８によって決定される。 この等価回路を第１図（ｄ）に示す。 つまり、Ｖｓの値は、次式で表わされる。 ここでＶ−、Ｖｓを零とすると、Ｖ４は、次式％式％ つまり、ｖ４は、Ｃ６の値に大きく影響を受け、その値
が大きい程、■、の値は大きくなる。 従って、Ｃ１の値を大きくすれば、■、の値が大きくな
り、データの書込みが効率よくなる。 本発明のコントロールゲートの拡散層の不純物濃度であ
れば、コントロールゲート上のゲート酸化膜厚は、その
他のゲート酸化膜とほぼ同じ膜厚となり、従来のコント
ロールゲート上のゲート酸化膜より、Ｆ４＜形成できる
。そのため、キャパシタＣＩの値は大きくなる。 よって、データの書込みの電圧が同じ場合、フローティ
ングゲートとトンネル領域に印加される電圧が高いため
、書込みおよび消去の効率が良くなる。また、従来と同
じ効率でよいならば、キャパシタＣＩの面積を小さくす
ることが可能である。 〔発明の効果１ 以上、述べたように本発明によれば、従来のデータ書換
えの効率を下げることなく、メモリセルの面積を小さく
できるため、高集積化が可能である。
導体基板の不純物拡散層によって構成される半導体不揮
発性メモリーでは、コントロールゲートの不純物濃度は
、〜１０”ｃｍ−”程度であった・ 【発明が解決しようとする課！！１１ しかし、この濃度で形成されたコントロールゲート上に
は、周辺回路およびメモリートランジスタのゲート絶縁
膜な形成するための熱酸化の工程により同時に、酸化膜
が形成されると、コントロールゲート上の酸化膜厚は、
ゲート絶縁膜に比べて、１．５〜２倍の膜厚が形成され
る。このため、コントロールゲートと前記コントロール
ゲート上に形成された酸化膜をはさんで形成されるフロ
ーティングゲートによって構成されるキャパシタは、絶
縁膜の膜厚に反比例して、小さい値となる。このコント
ロールゲートとフローティングゲ−トによって構成され
るキャパシタは、絶縁膜の膜厚に反比例して小さい値と
なる。このコントロールゲートとフローティングゲート
によって構成されるキャパシタは、公知資料： ＩＥＥ
Ｅ ＪＯＵＲＮＡＬＯＦ ５ＯＬＩＤ−３ＴＡＴＥ Ｃ
ＵＲＣＵＩＴＳ、ＶＯＬ、 ５Ｃ−１７，Ｎｏ、５０Ｃ
ＴＯＢＥＲ１９８２，ＰＰ８３３〜ＰＰ８４０に示され
るようにメモリーセルにおいて、データの書込みおよび
消去効率に大きく影響する。そして、前記キャパシタの
値が小さい程、書込みおよび消去効率は、低くなるとい
う課題がある。 そこで、本発明は、このような課題を解決するもので、
その目的とするところは、不純物拡散層で形成されたコ
ントロールゲートとフローティングゲートで構成される
キャパシタの容量値を大きくし、メモリーセルのデータ
の書込みおよび消去効率を向上させた半導体不揮発性メ
モリーを提供するところにある。 〔課題を解決するための手段〕 本発明の半導体装置は、半導体基板上にゲート絶縁膜な
介して形成されたフローティングゲート下の一部に設け
られたＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ トンネル領域
に依る電荷注入および、放出を行なうためのトンネル領
域と前記フローティングゲート下に。 不純物拡散層ｉこよって形成されたコントロールゲート
な具備する半導体不揮発性メモリーにおいて、前記コン
トロールゲートとフローティングゲート間の絶縁膜の膜
厚を周辺回路のトランジスタの絶縁膜と同じ膜厚とした
ことを特徴とする。 【作 用】 本発明の上記の構成によれば、コントロールゲートの不
純物濃度が低いため、熱酸化処理によって形成されるコ
ントロールゲート上の絶縁膜は、従来に比較して、騒〜
％の膜厚にすることができるため、コントロールゲート
とフローティングゲートによって構成されるキャパシタ
の容量値は、大きくなり、メモリーセルのデータの書込
みおよび消去効率は、向上する。 〔実 施 例〕 第１図は１本発明の実施例における平面図と断面図であ
り、以下に、詳細に説明する。 まず、製造方法を主要工程に従って順次説明する。 Ｐ型シリコン基板１０６に、シリコン窒化膜を１６００
６００Ａ程した後、写真食刻により素子形成領域にのみ
シリコン窒化膜を残し、更にレジストを塗布し、写真食
刻してＰ型ストッパ形成部分のレジスト開口を行なった
後、４０ｋｅＶ、ｌ Ｘ Ｉ Ｏ”ｃｍ−”の条件でＢ
（ボロン）のイオン注入を行ない、ついでレジストを除
去してから熱処理をしてＰチャネル・ストッパ領域１１
２を形成する。 それから、シリコン窒化膜をマスクとして、９５０℃の
ウェット酸化により選択的なフィールド酸化を行ない厚
さ約１ｇｍのＬＯＧＯＳ酸化膜１０９を形成する。つい
で、シリコン窒化膜を除去し、活性領域に、シリコン酸
化膜を１０００℃のドライ酸化により４００Ａ程度形成
し、写真食刻によりコントロールゲート１０３の領域を
開口し、８０ｋｅＶ、Ｉ Ｘ Ｉ ０１４ｃｍ−”の条
件で、Ｐ（リン）のイオン注入を行ない、次に、写真食
刻によりトンネル領域１０４を開口し、８０ｋｅＶ、４
Ｘ１０”ｃｍ−”の条件で、Ｐ（リン）のイオン注入を
行なう。 そして、レジストを取除いた後に、１１００°Ｃのドラ
イ酸化により約６００人のゲート酸化膜１１３を形成す
る。このとき、コントロールゲート１０３上のシリコン
酸化膜１１３ａもほぼ同等の膜厚となる０次いで、写真
食刻により、メモリートランジスタおよび選択用トラン
ジスタのしきい値電圧を調節するため、Ｂ（ボロン）の
イオン注入を行なう、それから、写真食刻によりトンネ
ル領域１０４を開口し、シリコン酸化膜を沸酸により除
去した後、９００℃のドライ酸化により、トンネル領域
１０４に１００Ａ程度のシリコン酸化膜１０７を形成す
る。 そして、全面に約４００ＯＡの厚さに多結晶シリコン層
を形成し、Ｎ型になるようにＰ（リン）又はＡｓ（ヒ素
）を拡散したのち、写真食刻によりゲート電極１０２ｂ
および、フローティングゲート１０２ａを形成する６次
に写真食刻により、レジストおよびゲート電極をマスク
としてｎチャネル形成領域に８０ｋｅＶ、５Ｘ １０’
１ｃｍ−”の条件でＰ（リン）のイオン打込みを行ない
、ｎ型低濃度拡散層１０５を形成し、オフセット領域の
下地を形成する。 その後、写真食刻により、ゲート電極を撓うレジストを
塗布した後、このレジストをマスクとして、８０ｋｅＶ
、４ｘｌＯ”ｃｍ−”の条件でＰ（リン）のイオン打込
みを行ない、ソース／ドレイン領域のｎ型高濃度拡散層
１０８を形成する。 次に、全面に層間絶縁Ｉｌｌ １１４である第２フイー
ルド領域用のＰＳＧ膜を堆積する。 以後の工程は１通常の方法に従って写真食刻によりソー
ス／ドレイン引出し用のコンタクトホールな形成したの
ち、電極配線用のアルミ膜を堆積してから写真食刻によ
るアルミ配線のバクーニングを行ないアルミ配線膜１１
０を形成する。 そして、最後に、シリコン酸化膜のパッシベーション１
１１を堆積し、第１図（ｂ）のメモリーセルが完成する
。 このように、構成されたメモリーセルの等価回路を第１
図（ｃ）に示す。 メモリーセルにデータを記憶させる場合、選択用トラン
ジスタのゲート２０２にしきい値電圧以上の電圧を与え
、選択用トランジスタのドレイン２０１とコントロール
ゲート２０３との間に２０Ｖ程度の電圧を印加する。 ここで、フローティングゲートに電子を注入しメモリー
トランジスタのしきい値電圧を高くする場合について考
える０選択用トランジスタのトレインにＶｓ、コントロ
ールゲート２０３にＶｌの電圧を印加すると、フローテ
ィングゲートの電圧ｖ４は、フローティングゲートとコ
ントロールゲートによって構成されるキャパシタｃ１と
、フローティングゲートとトンネル領、域の拡散層によ
って構成されるキャパシタＣ８とその他フローティング
ゲートに寄生するキャパシタｃ８によって決定される。 この等価回路を第１図（ｄ）に示す。 つまり、Ｖｓの値は、次式で表わされる。 ここでＶ−、Ｖｓを零とすると、Ｖ４は、次式％式％ つまり、ｖ４は、Ｃ６の値に大きく影響を受け、その値
が大きい程、■、の値は大きくなる。 従って、Ｃ１の値を大きくすれば、■、の値が大きくな
り、データの書込みが効率よくなる。 本発明のコントロールゲートの拡散層の不純物濃度であ
れば、コントロールゲート上のゲート酸化膜厚は、その
他のゲート酸化膜とほぼ同じ膜厚となり、従来のコント
ロールゲート上のゲート酸化膜より、Ｆ４＜形成できる
。そのため、キャパシタＣＩの値は大きくなる。 よって、データの書込みの電圧が同じ場合、フローティ
ングゲートとトンネル領域に印加される電圧が高いため
、書込みおよび消去の効率が良くなる。また、従来と同
じ効率でよいならば、キャパシタＣＩの面積を小さくす
ることが可能である。 〔発明の効果１ 以上、述べたように本発明によれば、従来のデータ書換
えの効率を下げることなく、メモリセルの面積を小さく
できるため、高集積化が可能である。
第１図（ａ）、（ｂ）は、本発明の半導体不揮発性メモ
リーの一実施例を示すそれぞれ平面図および断面図。 第１１！Ｉ （ｃ）は１本発明の半導体不揮発性メモリ
ーの一実施例を示す等価回路図。 第１図（ｄ）は、本発明の半導体不揮発性メモリーのデ
ータ書込み時のキャパシタを用いた等価口路図。 １０１ａ、 １ｏｌｂ ・・・ソース／ドレイン領域の拡散層 １０２ ・ ・ １０２ ａ ・ １０３ ・ ・ １０４ ・ ・ １０５ ・ ・ １０６ ・ ・ １０７ ・ ・ １０８ ・ ・ １０９ ・ ・ １１０ ・ ・ ｉｌｌ ・ ・ １１２ ・ ・ １１３ ・ ・ １１３ａ ・ １１４ ・ ・ ２０１ ・ ・ ２０２ ・ ・ ・選択用トランジスタのゲート ・メモリートランジスタのフローテ ィングゲート ・メモモリ−トランジスタのコント ロールゲート（拡散層） ・トンネル領域の拡散層 ・トランジスタのオフセット領域 ・シリコン基板 ・トンネル酸化膜 ・ソース／ドレイン領域の拡散層 ・ＬＯＧＯＳ酸化膜 ・アルミ配線層 ・パッシベーション膜 ・チャネルストッパー ・ゲート酸化膜 ・コントロールゲート上のシリコン 酸化膜 ・層間絶縁膜 ・選択用トランジスタのドレイン ・選択用トランジスタのゲート ２０３・・・メモリートランジスタのコントロールゲー
ト ２０４・・・メモリートランジスタのソースＶ、・・・
コントロールゲートの電圧 Ｖ、・・・トンネル領域の拡散層の電圧Ｖ、・・・シリ
コン基板の電圧 Ｖ４ ・・・フローティングゲートの電圧ＣＩ ・・・
フローティングゲートとコントロールゲートによって構
成される キャパシタ Ｃ８・・・フローティングゲートとトンネル領域の拡散
層によって構成される キャパシタ Ｃｓ ・・・フローティングゲートに寄生するキャパシ
タ 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）第 １ 図
（Ｃ） 算 １ 図 （＆） 練 １ 旨 （ｄ）
リーの一実施例を示すそれぞれ平面図および断面図。 第１１！Ｉ （ｃ）は１本発明の半導体不揮発性メモリ
ーの一実施例を示す等価回路図。 第１図（ｄ）は、本発明の半導体不揮発性メモリーのデ
ータ書込み時のキャパシタを用いた等価口路図。 １０１ａ、 １ｏｌｂ ・・・ソース／ドレイン領域の拡散層 １０２ ・ ・ １０２ ａ ・ １０３ ・ ・ １０４ ・ ・ １０５ ・ ・ １０６ ・ ・ １０７ ・ ・ １０８ ・ ・ １０９ ・ ・ １１０ ・ ・ ｉｌｌ ・ ・ １１２ ・ ・ １１３ ・ ・ １１３ａ ・ １１４ ・ ・ ２０１ ・ ・ ２０２ ・ ・ ・選択用トランジスタのゲート ・メモリートランジスタのフローテ ィングゲート ・メモモリ−トランジスタのコント ロールゲート（拡散層） ・トンネル領域の拡散層 ・トランジスタのオフセット領域 ・シリコン基板 ・トンネル酸化膜 ・ソース／ドレイン領域の拡散層 ・ＬＯＧＯＳ酸化膜 ・アルミ配線層 ・パッシベーション膜 ・チャネルストッパー ・ゲート酸化膜 ・コントロールゲート上のシリコン 酸化膜 ・層間絶縁膜 ・選択用トランジスタのドレイン ・選択用トランジスタのゲート ２０３・・・メモリートランジスタのコントロールゲー
ト ２０４・・・メモリートランジスタのソースＶ、・・・
コントロールゲートの電圧 Ｖ、・・・トンネル領域の拡散層の電圧Ｖ、・・・シリ
コン基板の電圧 Ｖ４ ・・・フローティングゲートの電圧ＣＩ ・・・
フローティングゲートとコントロールゲートによって構
成される キャパシタ Ｃ８・・・フローティングゲートとトンネル領域の拡散
層によって構成される キャパシタ Ｃｓ ・・・フローティングゲートに寄生するキャパシ
タ 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）第 １ 図
（Ｃ） 算 １ 図 （＆） 練 １ 旨 （ｄ）
Claims (1)
- 半導体基板上にゲート絶縁膜を介して形成されたフロー
ティングゲート下の一部に設けられたＦｏｗｌｅｒ−Ｎ
ｏｒｄｈｅｉｍトンネル現象に依る電荷注入および放出
を行なうためのトンネル領域と、前記フローティングゲ
ート下に、不純物拡散層によって形成されたコントロー
ルゲートを具備する半導体不揮発性メモリーにおいて、
前記コントロールゲートとフローティングゲート間の絶
縁膜の膜厚を周辺回路のトランジスタのゲート絶縁膜と
ほぼ同じ膜厚としたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1081064A JPH02260571A (ja) | 1989-03-31 | 1989-03-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1081064A JPH02260571A (ja) | 1989-03-31 | 1989-03-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02260571A true JPH02260571A (ja) | 1990-10-23 |
Family
ID=13735968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1081064A Pending JPH02260571A (ja) | 1989-03-31 | 1989-03-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02260571A (ja) |
-
1989
- 1989-03-31 JP JP1081064A patent/JPH02260571A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5338954A (en) | Semiconductor memory device having an insulating film and a trap film joined in a channel region | |
| KR900008207B1 (ko) | 반도체기억장치 | |
| JPS61136274A (ja) | 半導体装置 | |
| JP3161333B2 (ja) | 半導体装置およびその製造方法 | |
| JP3093096B2 (ja) | 不揮発性メモリの製造方法 | |
| JPH11265987A (ja) | 不揮発性メモリ及びその製造方法 | |
| JPH04211178A (ja) | 半導体装置の製造方法 | |
| JPS63281457A (ja) | 半導体メモリ | |
| JPH0279462A (ja) | 半導体記憶装置 | |
| JPH02260571A (ja) | 半導体装置 | |
| JP4394177B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6315749B2 (ja) | ||
| JPH02257670A (ja) | 半導体記憶装置およびその製造方法 | |
| JPS62213273A (ja) | ダイナミツクランダムアクセスメモリ | |
| JPS647511B2 (ja) | ||
| JPH0342875A (ja) | 半導体装置 | |
| JP3050989B2 (ja) | 半導体素子の製造方法 | |
| JP2507306B2 (ja) | 半導体装置の製造方法 | |
| JP3175394B2 (ja) | 不揮発性半導体装置およびその製造方法 | |
| JP2994130B2 (ja) | 不揮発性メモリの特性評価用素子 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPH0353785B2 (ja) | ||
| JPH02237059A (ja) | 半導体記憶装置およびその製造方法 | |
| JP3085687B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JPH1174388A (ja) | 半導体装置及びその製造方法 |